第一章：概述
●英文字符的编码为一字节编码（ √ ）。
●汉字字符的编码为一字节编码（ × ）。
●汉字的国标码和机内码是相同的（ × ）。
●8位二进制无符号数的表值范围为1 ~ 256（ × ）。
●8位二进制符号数原码表数范围为-127 ~ +127（ √ ）。
●8位二进制符号数反码表数范围为-127 ~ +127（ √ ）。
●8位二进制符号数补码表数范围为-127 ~ +127（ × ）。
●正数的原码、补码、反码表示相同（ √ ）。
●负数的原码、补码、反码表示相同（ × ）。
●符号数00101110B的补码为00101110B（ √ ）。
●符号数10101110B的补码为11010010B（ √ ）。
●正数的补码为它的反码加1（ × ）。
●负数的补码为它的反码加1（ √ ）。
●8位二进制符号数为正数, 则它的b7位为0（ √ ）。
●用4位二进制数表示1位十进制数的编码叫BCD码（ √ ）。
●高级语言中实型数是浮点类型的数（ √ ）。
●CPU的寻址空间与它的数据线宽度有关（ × ）。
●CPU的数据线宽度越宽，它的相对运行速度越快（ √ ）。
●寄存器和存储器都是CPU内部的存储单元（ × ）。
●程序设计中寄存器和存储器均用名寻址（ × ）。
●若存储器、I/O统一编址可用相同指令寻址（ √ ）。
第二章：微处理器与体系结构
●8086CPU和8088CPU都是16位微处理芯片（ × ）。
●8086CPU和8088CPU的片内数据线均为16位（ √ ）。
●8086CPU和8088CPU的片外数据线均为16位（ × ）。
●8086CPU和8088CPU的字长均为16位（ × ）。
●8086CPU中一个字数据可存放在一个存储单元（ × ）。
●8086CPU和8088CPU的地址线均为20位（ √ ）。
●8086CPU中，数据线D0~D15和地址线A0~A15为复用引脚（ √ ）。
●8088CPU中，数据线D0~D15和地址线A0~A15为复用引脚（ × ）。
汇编语言要什么基础●若CPU的地址线为N条，则可寻址2N个存储器单元（ √ ）。
●当计算机主频确定后，数据线条数愈多则处理数据的能力愈强（ √ ）。
●当计算机主频确定后，地址线条数愈多则处理数据的能力愈强（ × ）。
●8086CPU和8088CPU的指令队列长度均一样（ × ）。
●执行转移指令时，指令队列中的原内容不变（ × ）。
●8086CPU中的通用寄存器仅能16位操作（ × ）。
●8086CPU的16位标志寄存器中每位均有确定含义（ × ）。
●8086CPU的EU单元中，ALU为16位加法器（ √ ）。
●8086CPU的BIU单元中，地址加法器为16位加法器（ × ）。
●8086CPU的EU单元直接经外部总线读取数据（ × ）。
●8086CPU的BIU单元直接经外部总线读取数据（ √ ）。
●与堆栈操作有关的寄存器有SS、SP和BP（ √ ）。
●8086CPU的堆栈操作应满足先进后出的原则（ √ ）。
●8086CPU的指令队列操作应满足先进后出的原则（ × ）。
●堆栈指针寄存器SP总是指向堆栈的栈顶（ √ ）。
●堆栈基址寄存器BP总是指向堆栈的栈底（ × ）。
●与程序操作有关的寄存器有CS和IP（ √ ）。
●与源数据块操作有关的寄存器有DS和SI（ √ ）。
●与目的数据块操作有关的寄存器有ES和DI（ √ ）。
●寄存器BX可8位操作也可16位操作（ √ ）。
●寄存器BP可8位操作也可16位操作（ × ）。
●寄存器ES可8位操作也可16位操作（ × ）。
●从CPU的地址/数据复用线中分离地址线需用缓冲器（ × ）。
●8086CPU允许在一个存储单元中存入8位数据或者16位数据（ × ）。
●计算机的内存储系统中，每个存储单元仅能存放8位二进制数（ √ ）。
●物理地址确定后，逻辑地址具有唯一性（ × ）。
●由于8086CPU有20条地址线，所以有一个20位的地址寄存器（ × ）。
●由于8086CPU有20条地址线，所以可寻址1MB的存储空间（ √ ）。
●由于8086CPU有20条地址线，所以可寻址1MB的I/O端口（ × ）。
●8086CPU可寻址64K个字节数据的I/O端口（ √ ）。
●8086CPU可寻址64K个字数据的I/O端口（ × ）。
●8086CPU对存储器单元和I/O端口进行统一编址（ × ）。
●8086CPU的1MB存储空间可分为若干个逻辑段（ √ ）。
●8086CPU的每个逻辑段的存储容量不能超过64KB（ √ ）。
●8086CPU不允许多个逻辑段重叠或交叉（ × ）。
●8086CPU允许代码段和数据段重叠（ √ ）。
●规则字即存放字节数据的存储单元地址必顺为偶地址（ × ）。
●规则字即存放字数据的存储单元地址必顺为偶地址（ √ ）。
●规则字、非规则字的读写周期数均一样（ × ）。
●8086CPU为了完成16位数据的读取，将内存储系统分为奇库和偶库（ √ ）。
●8088CPU为了完成16位数据的读取，将内存储系统分为奇库和偶库（ × ）。
●奇库的8位数据线接16位数据总线的低8位（ × ）。
●偶库的8位数据线接16位数据总线的低8位（ √ ）。
●当控制线/BHE输出高电平时，可完成16位数据传送（ × ）。
●8086系统中，存储器偶库的片选有效控制信号由地址线A0提供（ √ ）。
●8086系统中，存储器奇库的片选有效控制信号由控制线/BHE提供（ √ ）。
●8088系统中有控制线/BHE（ × ）。
●8088CPU将1MB的存储空间分为奇库和偶库（ × ）。
●8086CPU的字存储中，低地址存字的高8位，高地址存字的低8位（ × ）。
●8086CPU的字存储中，低地址存字的低8位，高地址存字的高8位（ √ ）。
●寄存器寻址比存储器寻址的运算速度快（ √ ）。
●执行转移指令时，指令队列中的原内容不变（ × ）。
●若指令中源、目的操作数均为寄存器操作数，则总线操作无效（ √ ）。
●在8086CPU的引脚中，地址线引脚和数据线引脚是复用的（ √ ）。
●在8086CPU的引脚中，控制线引脚和数据线引脚是复用的（ × ）。
●8086CPU在总线周期的T1时刻从地址/数据复用线中分离出地址信息（ √ ）。
●8086CPU在总线周期的T1时刻从地址/数据复用线中分离出数据信息（ × ）。
●在总线周期的T1时刻分离出的地址信息应在整在总线周期内保持（ √ ）。
●从CPU的地址/数据复用线中分离地址线需地址锁存器（ √ ）。
●8086CPU的控制线ALE在总线周期的T1时刻输出高电平（ √ ）。
●当控制线READY输出高电平时，应在周期T3、T4间插入等待周期（ √ ）。
●控制线/DEL输出低电平时，双向缓冲器片选有效（ √ ）。
●控制线DT//R输出低电平时，CPU写数据有效（ × ）。
●控制线DT//R控制存储器芯片读写有效端（ × ）。
●控制线/RD控制存储器芯片读有效端（ √ ）。
●控制线RESET输入高电平复位后，段寄存器CS中的值为全0（ × ）。
●8086CPU上电复位后，执行第一条指令的实际地址为FFFF0H（ √ ）。
●8086CPU上电复位后，数据段寄存器DS中的值为全0（ √ ）。
●8086CPU的中断向量表由128个字节构成，可提供32个中断向量（ √ ）。
●PC/XT机的中断向量表由128个字节构成，可提供32个中断向量（ × ）。
●执行INT 10H时，中服程序的入口地址在00040H开始存放（ √ ）。
●每一个中服程序的入口地址占用中断向量表的4个地址（ √ ）。
●当可屏蔽中断INTR获得高电平时有可屏蔽中断请求发生（ √ ）。
●当非屏蔽中断NMI获得高电平时有非屏蔽中断请求发生（ × ）。
●响应可屏蔽中断INTR的条件是控制标志位IF必须清0（ × ）。
●响应非屏蔽中断NMI的条件是控制标志位IF必须置1（ × ）。
●8086CPU响应中断后应将标志位IF和TF置1（ × ）。
版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。
发表评论