计算机专业（基础综合）模拟试卷110
计算机专业（基础综合）模拟试卷110
⼀、单项选择题(总题数：41，分数：82.00)
1.单项选择题1-40⼩题。下列每题给出的四个选项中，只有⼀个选项是最符合题⽬要求的。
__________________________________________________________________________________________
2.假设栈的容量为3，⼊栈的序列为1,2,3,4,5，则出栈的序列可能为( )。
A.3,2,1,5,4 √
B.1,5,4,3,2
C.5,4,3,2,1
D.4,3,2,1,5
考查出⼊栈序列和栈深的关系。由于栈的容量只有3，故第⼀个出栈元素不可能是5或4，先排除C和D。
接下来分析B，1⼊栈后出栈，然后2、3、4、5依次⼊栈，5出栈，才能得到序列B，但实现这种出栈序列，栈的容量⾄少为4，故仅有A满⾜。
3.当字符序列t3作为栈的输⼊时，则输出长度为3、且可⽤作C语⾔标识符的序列有( )个。
A.4
B.5
C.3 √
D.6
考查栈的操作。标识符只能以字母或下划线开头，即由t、3、_能够组成的合法标识符只有：t3_、t_3、_3t、_t3，⽽当⽤t3_作为栈的输⼊时，_t3⽆法作为输出序列，所以输出的合法标识符有t3_；t_3；_3t，因此选C。
4.在下列遍历算法中，在遍历序列中叶结点之间的次序可能与其他算法不同的算法是( )。
A.先序遍历算法
B.中序遍历算法
C.后序遍历算法
D.层次遍历算法√
考查各种遍历算法的特点。先序、中序和后序遍历算法访问叶结点的顺序都⼀样，⽽层序遍历算法在⼆叉树的叶结点不在同⼀层上时，可能先遍历后⾯的叶结点。因此选D。
5.有关⼆叉树下列说法正确的是( )。
A.⼆叉树的度为2
B.⼀棵⼆叉树的度可以⼩于2 √
C.⼆叉树中⾄少有⼀个结点的度为2
D.⼆叉树就是度为2的有序树
考查⼆叉树的定义和性质。⼆叉树的度⾄多为2，也可以⼩于2，所以A、C错误，B正确。当⼆叉树只有⼀个结点时，度为0。在度为2有序树中：①⾄少有⼀个结点的度为2；②孩⼦结点的左、右顺序是相
对于其兄弟结点⽽⾔的，如果仅有⼀个孩⼦结点就⽆所谓左、右孩⼦了。⽽⼆叉树的左、右顺序是相对于根结点的，即使只有⼀个孩⼦结点也要指明是左孩⼦还是右孩⼦。由①②可知，D错误。
6.利⽤逐点插⼊建⽴序列(50,72,43,85,75,20,35,45,65,30)对应的⼆叉排序树后，要查元素30要进⾏的元素间的⽐较次数是( )。
A.4
B.5 √
C.6
D.7
考查⼆叉排序树的构造和查。按题中数据的输⼊次序，建⽴的⼆叉排序树如右图所⽰。查元素30需要依次⽐较的元素为50，43，20，35，30，⽐较次数为5次。
7.由4棵树组成的森林中，第⼀、第⼆、第三和第四棵树中的结点数分别为30、10、20、5，当把森林转换成⼆叉树后，对应⼆叉树中根结点的右⼦树的左⼦树的结点数为( )。
A.29
B.9 √
C.25
D.19
考查森林与⼆叉树的转换。将这四棵树转换为⼆叉树后，第⼀棵树的根结点变成⼆叉树的根结点，第⼆棵树的根结点变成了根结点的右孩⼦，第⼆棵树中剩下的结点变成了其根结点的左⼦树。
8.⽆向图G有23条边，度为4的顶点有5个，度为3的顶点有4个，其余都是度为2的顶点，则图G最多有( )个顶点。
A.1 1
B.12
C.15
D.16 √
考查图的性质。在⽆向图中，⼀条边连接两个顶点，故所有顶点的度之和等于边数的2倍。由于在具有
n
个顶点e条边的⽆向图中，有，故可求得度为2的顶点数为7个，从⽽最多有16个顶点(不排除多条边共享⼀对顶点，即多重边)。
9.假设有n个顶点e条边的有向图⽤邻接表表⽰，则删除与某个顶点v相关的所有边的时间复杂度为( )。
A.0(n)
B.0(e)
C.0(n+e) √
D.0(ne)
考查邻接表的性质。和顶点v相关的边包括出边和⼊边，对于出边，只需要遍历v的顶点表即可；对于⼊边，则需要遍历整个邻接表。删除与某顶点v相关的所有边过程如下：先删除下标为v的顶点表结点的单链表，出边数最多为，n⼀1，对应时间复杂度为O(n)，再扫描所有边表结点，删除所有的⼊边，对应时间复杂度为O(e)。故总的时间复杂度为O(n+e)。
10.折半查有序表(2,10,25,35,40,65,70,75,81,82,88,100)，若查元素75，需依次与表中元素( )进⾏⽐较。
A.65,82,75
B.70,82,75
C.65,81,75
D.65,81,70,75 √
考查折半查的查过程。有序表长12，依据折半查的思想，第⼀次查第「(1+12)／2」=6个元素，即65；第⼆次查第「[(6+1)+12]／2」=9个元素，即81；第三次查第「[7+(9．1)]／2」=7个元素，即70；第四次查第「[(7+1)+8]／2」=8个元素，即75。⽐较的元素依次为65,81，70,75。对应的折半
查判定树如下图所⽰。
11.堆排序分为两个阶段，其中第⼀阶段将给定的序列建成⼀个堆，第⼆阶段逐次输出堆顶元素。设给定序列
{48,62,35,77,55,14, 35 ,98}，若在堆排序的第⼀阶段将该序列建成⼀个堆(⼤根堆)，那么交换元素的次数为( )。
A.5
B.6 √
C.7
D.8
考查初始堆的构造过程。⾸先对以第「n／2」个结点为根的⼦树筛选，使该⼦树成为堆，之后向前依次对各结点为根的⼦树进⾏筛选，直到筛选到根结点。序列{48,62,35,77,55,14, 35 ,98)建⽴初始堆的过程如
下所⽰：如图所⽰，(a)调整结点77，交换1次；(b)调整结点35，不交换；(c)调整结点62，交换2次；(d)调整结点48，交换3次。所以上述序列建初始堆，共交换元素6次。
12.对{05,46,13,55,94,17,42}进⾏基数排序，⼀趟排序的结果是( )。
A.05,46,13,55,94,17,42
B.05,13,17,42,46,55,94
C.42,13,94,05,55,46,17 √
D.05,13,46,55,17,42,94
考查基数排序。基数排序有MSD和LSD两种，且基数排序是稳定的。答案要符合LSD或MSD，且要在排序后相等元素的相对位置不变，即符合稳定性的要求。对于A，不符合LSD和MSD。对于B，符合MSD，但是对于42、46对于关键字4它们的相对位置发⽣了变化。对于D，不符合LSD和MSD。所以选C。
13.计算机中，与CPU的CPI⽆关的因素是( )。
A.时钟频率√
B.系统结构
C.指令集
D.计算机组织
本题考查计算机的性能指标。CPI是⼀种衡量CPU性能的指标，即执⾏⼀条指令所需的时钟周期数，系统结构、指令集、计算机组织都会影响到CPI。时钟频率不会影响到CPI，但可以加快指令的执⾏速度。如⼀条指令的执⾏需要10个时钟周期，则执⾏这条指令时钟频率为1GHz的CPU⽐100MHz的CPU要快。
14.若数据在存储器中以⼩端⽅式存放，则⼗六进制数12345678H按字节地址从⼩到⼤依次为( )。
A.78563412H √
B.87654321H
C.12345678H
D.21436587H
考查⼩端⽅式的存储。⼩端⽅式是先存储低位字节，后存储⾼位字节。假设存储该⼗六进制数的⾸地址是
Ox00，则各字节的存储分配情况如下图所⽰。注意：⼤端⽅式是先存储⾼位字节，后存储低位字节。⼩端⽅式和⼤端⽅式的区别是字中的字节的存储顺序不同，采⽤⼤端⽅式进⾏数据存放符合⼈类的正常思维。
15.按IEEE754标准规定的32位浮点数(单精度浮点数)41A4C000H对应的⼗进制数是( )。
A.4．59375
B.⼀20．59375
C.⼀4．59375
D.20．59375 √
本题考查IEEE754标准的浮点数。在单精度浮点数中，最⾼位为数符位；其后是8位阶码，以2为底，⽤移码表⽰，阶码的偏置值为127；其后23位是尾数数值位。对于规格化的⼆进制浮点数，数值的最⾼位总是“1”，为了能使尾数多表⽰⼀位有效值，将这个“1”隐含，因此尾数数值实际上是24位。隐含的“1”是⼀位整数。在浮点格式中表⽰出来的23位尾数是纯⼩数，⽤原码表⽰。41A4C000H写成⼆进制为0100 00011010 0100 1100 0000 0000 0000，第⼀位为符号位0，表⽰是正数。之后的8位1000 0011表⽰阶码，真值为(100) B，即4。剩下的是隐含了最⾼1的尾数，故⽽为1．010 0100 1100 0000 0000 0000，数值左移四位后整数部分10100表⽰为20。注意：在IEEE754中，单精度浮点数(float)与双精度浮点数(double)都采⽤隐含尾数最⾼数位的⽅法，故可多表⽰⼀位尾数。临时浮点数⼜称为扩展精度浮点数，⽆隐含位。
16.假定⽤若⼲个8Kx8位的芯⽚组成⼀个32Kx32位的存储器，存储字长32位，内存按字编址，则地址41FOH 所在芯⽚的最⼤地址是( )。
A.0000H
B.4FFFH
C.5FFFH √
D.7FFFH
本题考查存储器的扩展。对于此类题，⾸先应确定芯⽚的扩展⽅式，计算地址时不⽤考虑位扩展的⽅向，然后列出各组芯⽚的地址分配，确定给定地址所在的地址范围。⽤8K×8位的芯⽚组成⼀个32K×32位的存储器，每⾏中所需芯⽚数为4，每列中所需芯⽚数为4，32K按字编址，地址位数15位。总共四组，则开头两位表⽰组数。于是地址划分如下：第⼀组：000 00000000 0000～0011 11 11 11 11 11 1即0000H～1FFFH(四位⼗六进制不是总共16位地址，是⼗五位)，其他芯⽚同理。各⾏芯⽚的地址分配如下：第⼀⾏
(4个芯⽚并联)：0000H～1FFFH 第⼆⾏(4个芯⽚并联)：2000H～3FFFH 第三⾏(4个芯⽚并联)：4000H～5FFFH 第四⾏(4个芯⽚并联)：6000H～7FFFH 故，地址为41FOH所在芯⽚的最⼤地址即5F
FFH。
17.在页⾯尺⼨为4KB的页式存储管理中，页表中的内容如下图所⽰，则物理地址32773对应的逻辑地址为
( )。
A.32773
B.42773
C.12293 √
D.62773
本题考查页式存储器中地址映射的计算。对于本类题，先将物理地址转换为“物理页号+页内地址”的形式，然后查页表以出物理页号对应的逻辑页号，然后将“逻辑页号+页内地址”转换为对应的⼗进制数即可。页⾯⼤⼩为4KB，即页内地址为log 24K=12位，32773=32768+5=1000 0000 0000 0000B+101B=1000 0000 0000 O101B，后12位为页内地址，前4位为页号。物理页号为8，对应逻辑页号为3=11B。则逻辑地址=11 0000 0000 0101B=3×4K+5=10240+2048+5=12288+5=12293。18.在
通⽤计算机指令系统的⼆地址指令中，操作数的物理位置可安排在( )。Ⅰ．⼀个主存单元和缓冲存储器Ⅱ．两个数据寄存器Ⅲ．⼀个主存单元和⼀个数据寄存器Ⅳ．⼀个数据寄存器和⼀个控制存储器Ⅴ．⼀个主存单元和⼀个外存单元
A.Ⅱ、Ⅲ和Ⅳ
B.Ⅱ、Ⅲ√
C.Ⅰ、Ⅱ和Ⅲ
D.Ⅰ、Ⅱ、Ⅲ和Ⅴ
本题考查指令的地址码字段。缓冲存储器(如Cache)，⽤来存放最近使⽤的数据，其内容和调度是由硬件或操作系统完成的，因此不能作为指令的地址码，若操作数是从Cache调⼊只有⼀种可能，即当操作数在内存时，正好Cache有它的映像，可以直接从Cache调⼊操作数，但是不能直接指定某个Cache为操作数地址。控制存储器采⽤ROM结构，存放的是微程序，它对软件开发⼈员是透明的，显然不能作为指令的地址码。CPU不能直接访问外存，如果所需的数据存放在外存，则需要先调⼊主存，⽽指令中只能使⽤主存地址。综上所述，操作数可以指定的地位只有数据寄存器和主存。注意：对于⼆地址指令，若两个操作数都在寄存器中，称为RR型指令；若⼀个操作数在寄存器中另⼀个操作数在存储
器中，称为RS型指令；若两个操作数都在存储器中，则称为SS型指令。若题⽬中指明了是8086CPU的话，则不⽀持SS型指令。
19.D为位移量，X为寻址特征位。X=00：直接寻址；X=01：⽤变址寄存器X1进⾏变址；X=10：⽤变址寄存器X2进⾏变址；
X=11：相对寻址设(PC)=1．234H，(X1)=0037H，(X2)：1122H，则指令2222H的有效地址是( )。
A.22H
B.1144H √
C.1256H
D.0059H
考查指令的寻址⽅式。指令2222H转换成⼆进制为0010 0010 0010 0010，寻址特征位X=10，故⽤变址寄存器X2进⾏变址，位移量D=22H，则有效地址EA=1122H+22H=1144H。
20.假定某计算机系统的CPU内部采⽤总线结构，其指令的取指周期由以下微操作序列实现，即a．MAR←(PC)；
b．MDR←Memory，Read； c．PC←(PC)+1；d．IR←(MDR)。⼀种较好的设计是为其安排( )个节拍周期。
A.1
B.2
C.3 √
D.4
考查微操作节拍的安排。安排微操作节拍时应注意： (1)注意微操作的先后顺序，有些微操作的次序是不容改变的。(2)不同时请求内部总线的微操作，若能在⼀个节拍内执⾏，应尽可能安排在同⼀个节拍内。因此T 0节拍可安排微操作a，T 1节拍可安排微操作b和c，T 2节拍可安排微操作d，总共需要3个节拍
周期。选C。注：有同学也许会问T 2节拍安排微操作b，T 3节拍安排微操作c和d可不可以，⼀般来说
是不可以的，因为很多机器执⾏PC+1这个操作需要通过ALU来进⾏，也就是说会⽤到CPU内部总线，⽽IR←(MDR)也会⽤到内部总线，产⽣冲突，所以不可以。
21.数据总线的宽度由总线的( )定义。
A.物理特性
B.功能特性√
C.电⽓特性
D.时间特性
考查总线特性。(1)物理特性：物理特性⼜称为机械特性，指总线上部件在物理连接时表现出的⼀些特性，如插头与插座的⼏何尺⼨、形状、引脚个数及排列顺序等。(2)功能特性：功能特性是指每⼀根信号线的功能，如地址总线⽤来表⽰地址码。数据总线⽤来表⽰传输的数据，控制总线表⽰总线上操作的命令、状态等。 (3)电⽓特性：电⽓特性是指每⼀根信号线上的信号⽅向及表⽰信号有效的电平范围。 (4)时间特性：时间特性⼜称为逻辑特性，指在总线操作过程中每⼀根信号线上信号什么时候有效，通过这种信号有效的时序关系约定，确保了总线操作的正确进⾏。答案选B。
22.DMA⽅式的接⼝电路中有程序中断部件，其作⽤包括( )。Ⅰ．实现数据传送Ⅱ．向CPU提出总线使⽤权Ⅲ．向CPU提出传输结束Ⅳ．检查数据是否出错
A.仅Ⅲ√
B.Ⅲ和Ⅳ
C.Ⅰ、Ⅲ和Ⅳ
D.Ⅰ和Ⅱ
考查DMA⽅式中的中断与中断传输⽅式的区别。前者是向CPU报告数据传输结束，后者是传送数据，另外DMA⽅式中的中断不包括检查是否出错，⽽是报告错误。注意：DMA⽅式与程序中断⽅式的⽐较如下。①DMA传送数据的⽅式是靠硬件传送，⽽程序传送⽅式是由程序来传送。②程序中断⽅式需要中断CPU的现⾏程序，需要保护现场，⽽DMA⽅式不需要中断现⾏程序。③程序中断⽅式需要在⼀条指令执⾏结束才能得到响应，⽽DMA⽅式则可以在指令周期内的任意存储周期结束时响应。
④DMA⽅式的优先级⾼于程序中断⽅式的优先级。
23.某机有四级中断，优先级从⾼到低为1→2→3→4。若将优先级顺序修改，改后1级中断的屏蔽字为浮点数的基数什么意思
1101，2级中断的屏蔽字为0100，3级中断的屏蔽字为1111，4级中断的屏蔽字为0101，则修改后的优先顺序从⾼到低为( )。

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。