综述
赛灵思 Kintex ® UltraScale+™ FPGA 支持 -3、-2 和 -1 速度等级，其中 -3E 器件性能最高。-2LE 器件和 -1LI 器件可以 0.85V 或 0.72V 的V CCINT  电压工作，并提供更低的最大静态功耗。使用以 V CCINT  = 0.85V 工作的 -2LE 和 -1LI 器件时，L 器件的速度规格与 -2I 或 -1I 速度等级相同。以 V CCINT  = 0.72V 工作时，-2LE 和 -1LI 器件的性能以及静态和动态功耗都将下降。
DC 和 AC 特性按以下温度范围来指定：扩展级 (E)、工业级 (I) 和军工级 (M)。除正常工作的温度外或者除非另行说明，否则特定速度等级的所有 DC 和 AC 电气参数都相同（即，-1 速度等级的扩展级器件的时序特性与 -1 速度等级的工业级器件相同）。但在每个温度范围内，仅限选定的速度等级和/或器件才可用。
本数据手册中的 XQ 参考信息仅适用于 XQ 加固型封装中可用的器件。请参阅《军用级 UltraScale 架构数据手册：简介》 (DS895)，以获取有关 XQ 军用级器件编号、封装和订购的更多信息。自学vb推荐书籍
所有供电电压和结温规格均代表最差情况下的规格。所含参数为常用设计和典型应用的公用参数。本数据手册属于 Kintex UltraScale+ FPGA 的整体文档集合的一部分，可通过赛灵思网站获取。
DC 特性
绝对最大额定值
Kintex UltraScale+ FPGA 数据手册: DC 和 AC 开
关特性
条款中英文版本如有歧义，概以英文版本为准。
表 18：LVDS_25 DC 规格
标识DC 参数最小值典型值最大值单位V CCO1供电电压  2.375  2.500  2.625V
1003506002mV V IDIFF差分输入电压：
(Q - Q), Q = High
(Q - Q), Q = High
V ICM输入共模电压0.300  1.200  1.425V 注释：
1.HD I/O bank 中的 LVDS_25 仅支持输入。无内部终端的 LVDS_25 输入不具有 V CCO要求。只要输入电压电平不违反 I/O 引脚电压的推荐工作条件
（表 2）规格 V IN，即可选择任意 V CCO。
2.V IDIFF最大值是针对 V ICM规格最大值指定的。如果 V ICM值较低，那么仅限在满足推荐的工作条件和过冲/下冲 V IN规格的条件下，才能承受较高的
V DIFF值。
LVDS DC 规格 (LVDS)
在 HP I/O bank 中遵循 LVDS 标准。如需了解更多信息，请参阅《UltraScale 架构 SelectIO 资源用户指南》 (UG571)。
表 19：LVDS DC 规格
标识DC 参数条件最小值典型值最大值单位V CCO1供电电压  1.710  1.800  1.890V
R T = 100Ω（Q 与 Q 信号间）247350454mV V ODIFF2差分输出电压：
(Q - Q), Q = High
(Q - Q), Q = High
V OCM2输出共模电压R T = 100Ω（Q 与 Q 信号间）  1.000  1.250  1.425V
V IDIFF3差分输入电压：
1003506003mV (Q - Q), Q = High
(Q - Q), Q = High
V ICM_DC4输入共模电压（DC 耦合）0.300  1.200  1.425V
V ICM_AC5输入共模电压（AC 耦合）0.600-  1.100V 注释：
1.在 HP I/O bank 中，当 LVDS 配合仅限输入功能一起使用时，仅限不使用内部差分终端的情况下才能将此 LVDS 置于其中 V CCO电平不同于指定电
平的 bank 中。在此场景中，必须选择 V CCO以避免输入引脚电压电平违反 V IN I/O 引脚电压的推荐工作条件（表 2）规格。
2.V OCM和 V ODIFF值适用于 LVDS_PRE_EMPHASIS = FALSE。
3.V IDIFF最大值是针对 V ICM规格最大值指定的。如果 V ICM值较低，那么仅限在满足推荐的工作条件和过冲/下冲 V IN规格的条件下，才能承受较高的
V DIFF值。
4.DC 耦合配置的输入共模电压。EQUALIZATION = EQ_NONE（默认值）。
5.AC 耦合配置的外部输入共模电压规格。EQUALIZATION = EQ_LEVEL0、EQ_LEVEL1、EQ_LEVEL2、EQ_LEVEL3 和 EQ_LEVEL4。
AC 开关特性
本数据手册中所示的所有值均为根据下表中总结的 Vivado® Design Suite 中的速度规格所生成的。
表 20：速度规格版本（按器件）
2019.1.1器件
1.23XCKU3P、XCKU5P、XCKU9P、XCKU11P、XCKU13P 和 XCKU15P
XQKU5P、XQKU15P
开关特性是根据速度等级为基础来指定的，可指定为 Advance、Preliminary 或量产。每一种指定的开关特性定义如下：
块 RAM 和 FIFO 开关特性表 33：块 RAM 和 FIFO 开关特性
封装参数指南
本节中的参数提供了必要的值，以供用于计算时钟发射器和接收器数据有效时间范围的时序预算。
表 48：封装偏差
标识描述器件封装值单位PKGSKEW封装偏差1, 2XCKU3P SFVB78475ps
FFVA676136ps
FFVB67669ps
FFVD900179ps
XCKU5P SFVB78475ps
FFVA676136ps
FFVB67669ps
FFVD900179ps
XCKU9P FFVE900212ps
XCKU11P FFVD900146ps
FFVA1156170ps
FFVE1517178ps
XCKU13P FFVE900197ps
XCKU15P FFVA1156203ps
FFVE1517167ps
FFVA1760191ps
FFVE1760172ps
XQKU5P FFRB67670ps
SFRB78475ps
XQKU15P FFRA1156201ps
FFRE1517161ps 注释：
1.这些值表示封装中任意两个 SelectIO 资源之间的最差情况下的偏差：从裸片焊盘到球栅的最短延迟到最长延迟。
2.封装延迟可用于这些器件/封装组合。此信息可用于对封装进行纠偏。
GTH 收发器规格
《UltraScale 架构和产品数据手册：简介》 (DS890) 列出了包含 GTH 收发器的 Kintex UltraScale+ FPGA。

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。