计数器
1、实验步骤
1）打开Quartus II 8.0开发软件，选择File-〉New Project Wizad。弹出工程向导对话框，点击Next。
2）在第一行位置指定工程要保存的目录，如D:\Training\lab\CNT10，在第二行位置填入工程名CNT10和顶层实体名CNT10，再点击Next。
div下拉菜单3）点击Next。
4）实验所使用的是Cyclone系列的“EP2C35Q672C6”，点击Finish，工程创建完成。此时只是配置了
与工程相关的一些基本设置，在开发过程中如需要，仍然可以通过菜单Assignments ->Settings来修改。
5）新建文件：打开File->New，选择Device Design Files子类中的VHDL File，点击OK，创建一个VHDL文件。
6）在编辑区输入VHDL语言，或者用文本方式打开文件将其中的内容拷贝到编辑区，并以DIV.vhd文件名保存。
7）在快捷菜单中点击Start Analysis & Synthesis，开始对程序语言进行编译。
8）等待，编译完成后观察是否有错误。如有error，则修改直至没有error，只出现warnings 没有关系，点击“确定”，关闭该窗口。
9）返回DIV.vhd界面，点击File->Create / update ->Create Symbol Files for Current File
10）等待，出现下面界面，点击确定
11）再新建文件：打开File->New，选择Device Design Files子类中的VHDL File，点击OK，创建一个VHDL文件。
12）在编辑区输入VHDL语言，或者用文本方式打开文件将其中的内容拷贝到编辑区，并以SEG7.vhd文件名保存。
13）在快捷菜单中点击Start Analysis & Synthesis，开始对程序语言进行编译。

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。