Leda使用简介
一、 打开一个已创建的工程：
1、 启动终端，使用cd命令进入工程所在目录；
2、 启动synopsys.setup；
3、 再输入leda命令启动leda，如下图所示，默认是打开工程选项，单击ok，就会进入选择工程名称对话框；
4、 选择工程名称对话框，选择需要打开的工程（在linux下，扩展名是*.pro）即可。
二、 使用烽火提供的方式对设计进行检查步骤：
烽火提供的文件有三个：（1）rule_l，这个文件是烽火根据烽火部门要求在leda所有关于verilog方面规则集（policy）中选择和去除部分规则所形成的脚本文件；（2）
file_list.f是检查时各个源文件的路径（相对当前的工作路径）；（3）check文件时一个用shell脚本编写的可执行的批处理文件。
做检查前的准备工作：打开file_list.f文件，把标红的换成你自己源代码的相对路径（绝对路径也行，单是不推荐）：
../../source/$design_name.v
-y ../../source
+checklib+../../source
+libext+.v
+v2k
检查步骤如下：
1、 新建一个文件夹（名字随便起，当然要取有意义的名字），把烽火提供的三个文件拷贝到新建一个文件夹中；
2、 将file_list.f文件按照上述准备工作步骤进行修改并保存；
3、 修改check文件为可执行文件；
4、 启动synopsys.setup。
5、 在终端中输入命令：check 设计文件名称（不带后缀.v），脚本自动执行，并自动打开图形界面以供观看检查报告。
注意事项：
1、 进行检查时，当前路径必须在新建文件夹中；
2、 修改file_list.f文件时，如果采用相对路径的话，就必须相对当前路径；
3、 采用这种方式比较灵活，文件名称都是可以更改的，但是建议不要修改，因为一旦修改的话，就需要改动其它文件，上述办法只是改动文件最少的一种，这里建议采用上述步骤进行检查。
三、 使用图形界面创建工程：
1、 创建一个文件夹；
2、 启动终端，并进入这个文件夹目录下；
3、 输入命令synopsys.setup；
4、 再输入leda命令启动leda，如下图所示，默认是打开工程选项，这里我们选择new project，在点击OK，就进入创建工程引导窗口；
5、 创建工程引导窗口如下图所示，需要输入工程名称，leda默认的工程名称是leda.pro，这里我修改为schedule_shape.pro，点击next按钮，进入指定编译选项；
6、 进入指定编译选项窗口如下，如果你的设计是采用verilog95，这里就不用更改，直接点击next即可；如果采用的是verilog2001的话，最下方version选项选择2001，这里我们选择版本为2001。
7、 接下来进入指定库窗口，这里我们没有可添加的库，直接点击next，进入指定文件目录和指定文件窗口；
8、 指定源文件目录和指定源文件窗口如下图所示，这里我们选择verilog，上面的窗口时指定源文件目录的，点击add按钮，将所有源文件所在目录添加上去；下面的窗口指定源文件的，点击add按钮，将所有源文件添加上去。
9、 完成第8步骤后，点击next，就进入生成工程窗口，如下图所示，如果直接点击finish按钮的话，leda会自动创建一个工程，并按照leda默认选择的规则进行检查；如果把build with check选项去掉，leda会创建工程，但是不会执行检查的，这需要自己手工执行。由于我们的规则是由烽火提供的，因此，这里我们需要手工执行。
10、 点击finish按钮，leda创建的工程如下图所示（个人创建的工程内容是不同的，这里我用我创建的做个例子），到现在，我们已经完整的创建了一个工程，接下来就是运行。
11、 运行时，需要自己选择或加载前面选择的规则，这里我只详细的介绍如何加载已选择的规则，顺便把自己选择规则相关的粗略的介绍一下。
自己选择规则：点击菜单栏的check菜单到选择config选项，就进入规则配置向导窗口，如下图所示：左边方框的是规则集（policy，我自己翻译的，不知道正确与否，暂且这么叫），展开规则集，下面是许多规则系列（ruleset），点击某一个ruleset，就会在有面的方框显示该规则系列所包含的所有规则（rule），如果你想选择某一规则来检查你的设计，那就点击该条规则前的方框，在选择完所有规则后，点击保存，leda会将你选择的规则以*.tcl形式保存下来，供下次使用，接下来就和加载已选择的规则步骤相同。
以下主要以加载规则步骤介绍：单击config，选择load configuration->custom，选择你以前选择的规则集（就是上上面介绍选择后保存的*.tcl文件），这里我们选择烽火提供的规则集。选择完后，退出规则配置向导窗口，进入第10步所示窗口。
12、 schedule用法及搭配点击菜单栏的check->run，或者直接点击按钮，会进入下面窗口，第一个界面不用设置，test clock/reset选项需要指定时钟信号，触发条件（rising/failing），复位信号，高电平有效还是低电平有效；checkers设置只把VHDL选项去掉就行了。然后点击OK，leda就开始检查你的代码。
13、 我检查的结果界面如下：右面方框是检查的结果，你可以根据相关信息对代码进行相关修改。
四、 说明：以上所讲，难免有错误，如果发现错误的地方请给我说一下，谢谢了。

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。