1、实体界面说明中端口的模式有四种端口模式为：1、IN相当于只可输入的引脚；2、OUT相当于只可输出的引脚；3、BUFFER相当于带输出缓冲器并可以回读的引脚；4、INOUT相当于双向引脚；
2、嵌入式阵列块EAB能实现存储功能，每个EAB提供2048比特，可完成ROM,RAM,双口RAM或者FIFO功能。
3、VHDL程序设计中的两大基本描述语句是顺序语句，并行语句。
4、FLEX10K的结构提供了两条专用高速通道，即进位链和级联链。
5、常用的源程序输入方式有原理图输入方式、状态图输入方式、VHDL软件程序的文本方式。
6、FPGA的可编程互连线分为通用互连、直接互连、长线。
7、FPGA（现场可编程门阵列）结构可分为三部分：可编程逻辑单元、可编程输入/输出单元、可编程连线。
8、CPLD（复杂可编程逻辑器件）的结构可分为三部分：可编程逻辑宏单元、可编程输入/输出单元、可编程内部连线。
9、结构体的三种描述方式：行为级描述、数据流级描述、结构级描述。
10、EDA设计几个描述层次：行为级描述、寄存器传输级描述（RTL）、门级描述、版图级描述。
11、构成一个完整的VHDL语言程序的五大基本结构：实体（ENTITY）、结构体(ARCHITECURE)、配置(CONFIGURATION)、库(LIBRARY)、程序包(PACKAGE)。
12、VHDL的子程序有过程和函数两种类型，具有可重载性。
13、数字ASIC设计方法有两种：全定制法、半定制法（门阵列法、标准单元法、可编程逻辑器件法）。
14、数字系统的模型：数据处理子系统和控制子系统。
15、数字系统设计方法：模块设计法、自顶向下设计法、自底向上设计法。
16、EDA的工程设计流程：原理图/HDL文本输入→功能仿真→综合→适配→时序→仿真→  编辑下载→硬件测试。
17、FPGA的配置流程：芯片初始化、芯片配置和起动。
18、转向控制语句共有五种：IF 语句、CASE 语句、LOOP 语句、NEXT 语句和EXIT 语句。
19、并行信号赋值语句有三种形式：简单信号赋值语句、条件信号赋值语句和选择信号赋值语句。
20、条件信号赋值语句与什么语句等效：条件信号赋值语句与进程中的多选择IF语句等价。
21、目前世界上有几十家CPLD/FPGA的公司，最大的三家是：xilinx  Alera  Lattic
22、CPLD中的I/O控制模块基本主要由输出极性转换电路、触发器、输出三态缓冲器三部分和它们相关的选择电路组成
23、VHDL语言的数据对象有：常量、变量、信号
24、设计过程的仿真有：行为仿真、功能仿真、时序仿真
25、IspLSI/pLSI逻辑器件的结构主要包括：通用逻辑块、巨块结构、全局时钟结构、I/O单元（通用逻辑块、全局布线区、输出布线区、加密单元）
26、VHDL的数据类型：标量型，复合类型，存取类型，文件类型
27、进程语句结构的三个组成部分：进程说明部分，顺序描述语句部分，敏感信号参数表
编程语言下载28利用EDA技术进行电子系统的设计，具有以下几个重要的特点（1）用软件方式设计硬件。（2）用软件方式设计的系统到硬件系统的转换是由有关的开发软件自动完成的。（3）设计过程中可用有关软件进行各种仿真。（4）系统现场可编程，在线升级。（5）整个系统可集成在一个芯片上，具有体积小、功耗低、可靠性高等特点。（6）从以前的“组合设计”转向真正的“自由设计”。（7）设计的移植芯性好，效率高。（8）非常适合分工设计，团体协作。因此，EDA技术是现代电子设计的发展趋势。
29、什么叫FPGA的配置模式？FPGA器件有哪几种配置模式？答：FPGA的配置模式是指FPGA用来完成设计时的逻辑配置和外部连接方式。逻辑配置是指经过用户设计输入并经过开发系统编译后产生的配置数据文件，将其装入FPGA芯片内部的可配置存储器的过程，简称FPGA的下载。只有经过逻辑配置后，FPGA才能实现用户需要的逻辑功能。FPGA器件有哪几种配置模式：（1）主动串行配置模式,（2）主动并行配置模式,(3)外设配置模式,(4)从动串行配置模式,(5)菊花链配置模式。
30、FLEX 10K系列器件的主要组成部分是什么？答：每个FLEX10K器件包含一个实现存储和专用逻辑功能的嵌入阵列、一个实现一般逻辑的逻辑阵列、快速互连通道和输入/输出（I/O）模块。嵌入阵列和逻辑阵列的结合提供了嵌入式门阵列的高性能和高密度，可以使设计者在某个器件上实现一个完整的系统。
31、FLEX 10K系列器件中的EAB的特点及作用是什么？答：嵌入阵列块(EAB)实现存储功能时，每个EAB 提供2048比特，可以用来完成RAM、ROM、双口RAM或者FIFO功能。实现逻辑功能时，每个EAB可以提供100～600门以实现复杂的逻辑功能，如实现乘法器、微控制器、状态机和DSP(数字信号处理)功能。EAB可以单独使用或多个EAB联合使用以实现更强的功能。
32、EDA的涵义：狭义的EDA技术是指以大规模可编程逻辑器件为载体，以硬件描述语言HDL为系统逻辑的主要表达方式，借助功能强大的计算机，在EDA工具软件平台上，对用HDL描述完成的设计文件，自动完成用软件方式设计的电子系统到硬件系统的逻辑编译、逻辑简化、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至对特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片ASIC的一门新技术。
33、常用的硬件描述语言有哪几种？ 这些硬件描述语言在逻辑描述方面有什么区别？ 答：常用的硬件描述语言有VHDL、Verilog、ABEL。
VHDL：作为IEEE的工业标准硬件描述语言，在电子工程领域，已成为事实上的通用硬件描述语言;逻辑综合能力强，适合行为描述。
Verilog：支持的EDA工具较多，适用于RTL级和门电路级的描述，其综合过程较VHDL稍简单，但其在高级描述方面不如VHDL。
ABEL：一种支持各种不同输入方式的HDL，被广泛用于各种可编程逻辑器件的逻辑功能设计，由于其语言描述的独立性，因而适用于各种不同规模的可编程器件的设计。
34、可编程器件的编程元件有哪些？有下列五种编程元件：1、熔丝型开关（一次可编程，要求大电流）；2、可编程低阻电路元件（多次可编程，要求中电压）；3、EPROM的编程元件（需要有石英窗口，紫外线擦除）4、EPROM的编程元件；5基于SRAM的编程元件；
35、EDA技术的学习主要应掌握四个方面的内容：① 大规模可编程逻辑器件；② 硬件描述语言；③ 软件开发工具；④ 实验开发系统。
36、直译的部分：FPGA直译为：现场可编程门阵列；CPLD直译为：复杂可编程逻辑器件；CDA直译为：计算机辅助设计；（Computer Assist Design）;CAE直译为：计算机辅助工程设计（Computer Assist Engineering）;EDA直译为：电子设计自动化（Electronic Design Automation）；ISP直译为：在系统可编程特性(In System Programmability)；
37、信号与变量的区别有哪些？信号可以用来描述哪些硬件特性？答：变量赋值与信号赋值的区别在于，变量具有局部特征，它的有效只局限于所定义的一个进程中，或一个子程序中，它是一个局部的、暂时性数据对象(在某些情况下)。对于它的赋值是立即发生的(假设进程已启动)，即是一种时间延迟为零的赋值行为。信号则不同，信号具有全局性特征，
它不但可以作为一个设计实体内部各单元之间数据传送的载体，而且可通过信号与其他的实体进行通信(端口本质上也是一种信号)。信号的赋值并不是立即发生的，它发生在一个进程结束时。赋值过程总是有某种延时的，它反映了硬件系统并不是立即发生的，它发生在一个进程结束时。赋值过程总是有某些延时的，它反映了硬件系统的重要特性，综合后可以到与信号对应的硬件结构，如一根传输导线、一个输入/输出端口或一个D触发器等。
38、Case语句有什么特点？其分支条件使用时有哪些注意事项？答：CASE语句根据满足的条件直接选择多项顺序语句中的一项执行。用来描述总线或编码、译码行为。可读性比IF语句强。使用CASE语句需注意以下几点：1) 条件句中的选择值必须在表达式的取值范围内。2) 除非所有条件句中的选择值能完整覆盖CASE语句中表达式的取值，否则最末一个条件句中的选择必须用“OTHERS”表示。它代表已给的所有条件句中未能列出的其他可能的取值，这样可以避免综合器插入不必要的寄存器。这一点对于定义为STD_LOGIC和STD_LOGIC_VECTOR数据类型的值尤为重要，因为这些数据对象的取值除了1和0以外，还可能有其他的取值，如高阻态Z、不定态X 等。3) CASE语句中每一条件句的选择只能出现一次，不能有相同选择值的条件语句出现。4) CASE语句执行中必须选中，且只能选中所列条件语句中的一条，这表明CASE语句中至少要包含一个条件语句。
39、Loop语句的类型有哪些？其循环变量有什么特点？答：LOOP语句就是循环语句，它可以使所包含的一组顺序语句被循环执行，其执行次数可由设定的循环参数决定，循环的方式由 NEXT和EXIT语句来控制。特点:①循环变量是LOOP内部自动声明的局部量,仅在LOOP内可见。②离散范围必须时刻计算的整数范围：整数表达式 TO整数表达式整数表达式 DOWNTO 整数表达式
40、Next语句与exit语句的区别是什么？答：区别是NEXT语句是跳向LOOP 语句的起始点，而EXIT语句则是跳向LOOP语句的终点。
41、Wait语句有哪些类型？wait语句在进程中的作用是什么？与敏感信号表有什么关? 答：（1）单独的WAIT，未设置停止挂起条件的表达式，表示永远挂起。
（2）WAIT ON 信号表，称为敏感信号等待语句，当敏感信号变化时，结束挂起。在信号表中列出的信号是等待语句的敏感信号。当处于等待状态时，敏感信号的任何变化(如从0～1或从1～0的变化)将结束挂起，再次启动进程。（3）WAIT UNTIL 条件表达式，即条件等待语句，当条件表达式所含的变量发生了变化，并且条件表达式为真时，进程才能脱离挂起状态，继续执行此语句后面的语句。（4）WAIT [FOR 时间表达式]；直到指定的时间
到时，挂起才结束。（5）多条件WAIT语句，即上述条件中有多个条件同时出现，此时只要多个条件中有一个成立，则终止挂起。
42.进程语句的特点是什么？答：进程(PROCESS)语句是最具VHDL语言特的语句。因为它提供了一种用算法(顺序语句)描述硬件行为的方法。进程实际上是用顺序语句描述的一种进行过程，也就是说进程用于描述顺序事件。主要特点有：进程与进程或其它并发语句之间的并发性；进程内部的顺序性；进程的启动于挂起（由敏感信号的变化来启动），并不是任何时候都处于启动状态。：进程与进程或其它并发语句之间的通信。

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。