VHDL的编码器和译码器的设计
   
   
   
    摘 要： VHDL是Very High Speed Integrated Circuit Hardware Description Language的缩写，意思是超高速集成电路硬件描述语言。以MAX+plusII软件工具为开发环境，以可编程逻辑器件为实验载体，实现源代码编程和仿真功能。本设计提出了一种基于VHDL语言的编码器和译码器的实现方法。编码器与译码器是计算机电路中基本的器件，本课程设计采用VHDL设计编码和译码器。编码器由8线-3线优先编码器作为实例代表，译码器则包含3线-8线译码器和2线-4线译码器两个实例模块组成。课程设计采用硬件描述语言VHDL把电路按模块化方式进行设计，然后进行编程、时序仿真和分析等。设计的系统结构简单，使用方便，具有一定的应用价值。
   
    关键词： VHDL；MAX+plusII；编码器；译码器
   
   
   
    Encoder and decoder design based on VHDL
   
    Abstract: VHDL is the Very High Speed Integrated Circuit Hardware Description Language acronym, meaning high speed integrated circuit hardware description language.MAX+plusII software as tools for the development of the environment,programmable logic devices in experimental carrier,the realiztion of the source code programming and simulation. The paper proposes a method for encoder and decoder based on the VHDL language.Encoder and decoder is a basic computer circuit d
evices.This Curriculum design by VHDL design encoder and decoder.Encoders from 8 - 3 priority encoder for example,and decoder includes 3 - 8 decoder and the 2 - 4 examples of the two decoder modules.And then to program, the timing simulation and analysis.Curriculum design, simple system structure, easy to use and has a value.
    Keyword:  VHDL; MAX+plusII; Encoder; Decoder
   
   
   
    基于VHDL的编码器和译码器的设计
    1 引 言 .................................................................. 1
    1.1 设计的目的 ........................................................ 1 1.2 设计的内容 ........................................................ 1 2 MAX+plusII及VHDL简介 .........................................
......... 3
    2.1 MAX+plusII 基本介绍 ............................................... 3
    2.1.1 MAX+plusII的概念 ............................................ 3 2.1.2 使用MAX+plusII设计的特点 ................................... 3 2.2 硬件描述语言――VHDL .............................................. 3
    2.2.1 VHDL的简介 .................................................. 3 2.2.2 VHDL语言的特点 .............................................. 4 2.2.3 VHDL的设计流程 .............................................. 4
    3 设计实现 ............................................................... 6
    3.1编码器 ............................................................ 6
    3.1.1  8线-3线优先编码器的工作原理 ............................... 6 3.1.2 8线-3线优先编码器的设计 ................................... 7 3.2译码器 ............................................................ 8
    3.2.1 译码器的工作原理 ............................................ 8 3.2.2  3线-8线译码器的设计 ...................................... 10 3.2.3  2线-4线译码器的设计 ...................................... 11
    4 系统仿真与时序分析 .................................................... 12
    4.1  8线-3线优先编码器仿真及时序分析 ............................... 12
    4.2  3线-8线译码器仿真及时序分析 ................................ 13 4.3  2线-4线译码器仿真及时序分析 ................................ 14
    5 结束语 ................................................................ 15 致谢 .................................................................... 16 参考文献 ................................................................ 17 附 录 ................................................................... 17
   
    基于VHDL的编码器和译码器的设计      第1页 共20页
   
    1 引 言
   
    随着社会的发展，科学技术也在不断的进步。计算机从先前的采用半导体技术实现的计算器到现在广泛应用的采用高集成度芯片实现的多功能计算器。计算机电路是计算机的重要组成部分，了解计算机电路的知识是促进计算机的发展的先决条件。同时，由于人们在实践中遇到的逻辑问题层出不穷，因而解决这些逻辑问题而设计的逻辑电路也不胜枚举。然而我们发现，其中有些逻辑电路经常、大量地出现在各种数字系统当中。其中编码器和译码器是计算机电路中的基本器件，对它们的了解可以为以后的进一步深化研究打下一个良好的基础。
    在硬件电子电路设计领域中，MAX+plusII[1]工具已成为主要的设计手段，而VHDL语言则是EDA的关键技术之一。VHDL语言具有强大的语言结构，可用明确的代码描述复杂的控制逻辑设计，并且具有多层次的设计描述功能，支持设计库和可重复使用的元件的生成。近十几年来，EDA技术获得飞速发展。它以计算机为平台，根据硬件描述语言VHDL，自动地完成逻辑编辑、化简分割、综合及优化，布局布线，仿真直至对特定目标芯片的适配编译，逻辑映射和编程下载等工作。在本设计主要介绍的是一个基于超高速硬件描述语言VHDL对计算机电路中编码器和译码器进行编程实现。
    1.1 设计的目的
    本次设计的目的就是通过实践掌握计算机组成原理的分析方法和设计方法，了解EDA技术并掌握VHDL硬件描述语言的设计方法和思想。以计算机组成原理为指导，通过学习的VHDL语言结合电子电路的设计知识理论联系实际，掌握所学的课程知识和基本单元电路的综合设计应用。通过对基于VHDL的编码器和译码器[2]的设计，巩固和综合运用所学知识，提高IC设计能力，提高分析、解决计算机技术实际问题的独立工作能力。
    1.2 设计的内容
    本设计主要是基于VHDL语言，使用MAX+plusII对各模块进行仿真和分析，完成基带信号在信道中的传输。主要内容包括：
   
    基于VHDL的编码器和译码器的设计      第2页 共20页
    （1）熟悉编码器、译码器的工作原理，合理利用各种软硬件资源。本设计编码器由8线-
3线优先编码器作为实例代表，而译码器则包含3线-8线译码器和2线-4线译码器两个实例模块组成。
    （2）基于VHDL硬件描述语言的建模和程序设计[3]，介绍编码器和译码器的设计流程、程序编译及仿真。
   
   
   
   
   
          感谢您的阅读，祝您生活愉快。
>decoder

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。