计算机组成原理试题（一）
选择题（共 20 分，每题 1 分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自 。
A •立即数和栈顶；
B •暂存器；
C.栈顶和次栈顶； D •累加器。
2. 可区分存储单元中存放的是指令还是数据。
A •存储器；
B •运算器；
C.控制器；
D .用户。
3 •所谓三总线结构的计算机是指 。
A •地址线、数据线和控制线三组传输线。
B • I/O总线、主存总统和 DMA总线三组传输线； C．I/O 总线、主存总线和系统总线三组传输线；
D •设备总线、主存总线和控制总线三组传输线. 。
4．某计算机字长是 32位，它的存储容量是 256KB ，按字编址，它的寻址范围是
A ． 128K ；
B．64K ；
C ． 64KB ；
D ． 128KB 。
5．主机与设备传送数据时，采用 ，主机与设备是串行工作的。
A ．程序查询方式；
B ．中断方式；
C．DMA 方式；
D ．通道。
种说法是正确的。
- 1，补码可以表示 - 1；
-1；
-1，且三种机器数的表示范围相同；
-1。
6．在整数定点机中，下述第A ．原码和反码不能表示
B ．三种机器数均可表示
C・三种机器数均可表示
D ．三种机器数均不可表示
7．变址寻址方式中，操作数的有效地址是
A ．基址寄存器内容加上形式地址（位移量） ；
B ．程序计数器内容加上形式地址；
C.变址寄存器内容加上形式地址；
D ．以上都不对。
8．向量中断是
A •外设提出中断；
B •由硬件形成中断服务程序入口地址；
C.由硬件形成向量地址，再由向量地址到中断服务程序入口地址 D .以上都不对。
9•一个节拍信号的宽度是指 。
A •指令周期；
B •机器周期；
C •时钟周期；
D •存储周期。
10. | 将微程序存储在 EPROM 中的控制器是 | 控制器。 | ||
A. | 静态微程序； | |||
B. | 毫微程序； | |||
C. | 动态微程序； | |||
D. | 微程序。 | |||
11. | 隐指令是指 。 | |||
A. | 操作数隐含在操作码中的指令； | |||
B. | 在一个机器周期里完成全部操作的指令； | |||
C. | 指令系统中已有的指令； | |||
D. | 指令系统中没有的指令。 | |||
12 • | 当用一个 1 6位的二进制数表示浮点数时， | 下列方案中第 | ||
A. | 阶码取 4 位（含阶符 1 位），尾数取 | 12 位（含数符 | 1 位）； | |
B. | 阶码取 5 位（含阶符 1 位），尾数取 | 11 位（含数符 | 1 位）； | |
C. | 阶码取 8 位（含阶符 1 位），尾数取 | 8 位（含数符 | 1 位）； | |
D. | 阶码取 6 位（含阶符 1 位），尾数取 | 补码的最小负数 12 位（含数符 | 1 位）。 | |
13 • | DMA 方式 。 | |||
A •既然能用于高速外围设备的信息传送，也就能代替中断方式；
B •不能取代中断方式；
C.也能向CPU请求中断处理数据传送；
D .内无中断机制。
14•在中断周期中，由 将允许中断触发器置“ 0 ”。
A •关中断指令；
B •机器指令；
C・开中断指令；
D •中断隐指令。
15•在单总线结构的 CPU中，连接在总线上的多个部件 。
A .某一时刻只有一个可以向总线发送数据，并且只有一个可以从总线接收数据; B •某一时刻只有一个可以向总线发送数据，但可以有多个同时从总线接收数据; C •可以有多个同时向总线发送数据，并且可以有多个同时从总线接收数据； D •可以有多个同时向总线发送数据，但可以有一个同时从总线接收数据。
16•三种集中式总线控制中， 方式对电路故障最敏感。
A .链式查询；
B .计数器定时查询；
C.独立请求；
D .以上都不对。
17. 一个16KX8位的存储器，其地址线和数据线的总和是 。
A.48；
B.46;
C.17;
D.22.
18•在间址周期中， 。
A .所有指令的间址操作都是相同的；
B •凡是存储器间接寻址的指令，它们的操作都是相同的；
C .对于存储器间接寻址或寄存器间接寻址的指令，它们的操作是不同的； D .以上都不对。
19 .下述说法中 是正确的。
A . EPROM是可改写的，因而也是随机存储器的一种；
B . EPROM是可改写的，但它不能用作为随机存储器用；
C. EPROM只能改写一次，故不能作为随机存储器用；
D . EPROM是可改写的，但它能用作为随机存储器用。
20.打印机的分类方法很多，若按能否打印汉字来区分，可分为 。
A .并行式打印机和串行式打印机；
B .击打式打印机和非击打式打印机；
C.点阵式打印机和活字式打印机； D .激光打印机和喷墨打印机。
二、 填空（共20分，每空1分）
1. 设浮点数阶码为 8位（含1位阶符），尾数为24位（含1位数符），贝U 32位二进制 补码浮点规格化数对应的十进制真值范围是：最大正数为 ，最小正数为
，最大负数为 ，最小负数为 。
2. 指令寻址的基本方式有两种，一种是 寻址方式，其指令地址由 给出，
另一种是 寻址方式，其指令地址由 给出。
3. 在一个有四个过程段的浮点加法器流水线中， 假设四个过程段的时间分别是 T1 = 60n
s
、T2 = 50ns、T3 = 90ns、T4 = 80ns。则加法器流水线的时钟周期至少为 。如果采用同样
的逻辑电路，但不是流水线方式，则浮点加法所需的时间为 —。
4. 一个浮点数，当其尾数右移时，欲使其值不变，阶码必须 。尾数右移1
位，阶码 。
5. 存储器由 m （ m= 1, 2, 4, 8…）个模块组成，每个模块有自己的 和
寄存器，若存储器采用 编址，存储器带宽可增加到原来的 倍。
6. 按序写出多重中断的中断服务程序包括 、 、 、—
和中断返回几部分。
三、 名词解释（共10分，每题2分）
1.微操作命令和微操作
2 •快速缓冲存储器
3•基址寻址
4•流水线中的多发技术
5.指令字长
四、 计算题（5分）
设机器数字长为8位（含1位符号位），设A= — , B = _13，计算［A _ B］补，并还原成
64 32
真值。
五、 简答题（共20分）
1•异步通信与同步通信的主要区别是什么，说明通信双方如何联络。 （4分）
2•为什么外围设备要通过接口与 CPU相连？接口有哪些功能？ （ 6分）
六、 问答题（共15分）
1•设CPU中各部件及其相互连接关系如下图所示。图中 W是写控制标志，R是读控
制标志，R1和R2是暂存器。（8分）
（1） 假设要求在取指周期由 ALU完成（PC）+1~PC的操作（即ALU可以对它的一个 源操作数完成加1的运算）。要求以最少的节拍写出取指周期全部微操作命令及节拍安排。
（2） 写出指令ADD # a （#为立即寻址特征，隐含的操作数在 ACC中）在执行阶段 所需的微操作命令及节拍安排。
2.DMA接口主要由哪些部件组成？在数据交换过程中它应完成哪些功能？画出 DMA
工作过程的流程图（不包括预处理和后处理）
七、设计题（10分）
设CPU共有16根地址线，8根数据线，并用MREQ作访存控制信号（低电平有效）， 用WR作读写控制信号（高电平为读，低电平为写） 。现有下列芯片及各种门电路（门电路
自定），如图所示。画出 CPU与存储器的连接图，要求：
（1） 存储芯片地址空间分配为： 最大4K地址空间为系统程序区， 相邻的4K地址空间 为系统程序工作区，最小 16K地址空间为用户程序区；
（2） 指出选用的存储芯片类型及数量；
（3） 详细画出片选逻辑。
(1)主存地址空间分配：
6000H〜67FFH为系统程序区；
6800H〜6BFFH为用户程序区。
(2)合理选用上述存储芯片，说明各选几片?
(3)详细画出存储芯片的片选逻辑图。
版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。
发表评论