哈工大计算机组成原理2002秋试卷
计算机组成原理试题
一、填空（12分）
1.某浮点数基值为2，阶符1位，阶码3位，数符1位，尾数7位，阶码和
尾数均用补码表示，尾数采用规格化形式，用十进制数写出它所能表示的最大正数，非0最小正数，最大负数，最小负数。
2.变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提
供，指令提供；而在变址寻址中，变址寄存器提供，指令提供。
3.影响流水线性能的因素主要反映在和
两个方面。
4.设机器数字长为16位（含1位符号位）。若1次移位需10ns，一次加法
需10ns，则补码除法需时间，补码BOOTH算法最多需要时间。
5.CPU从主存取出一条指令并执行该指令的时间叫，
它通常包含若干个，而后者又包含若干个。组成多级时序系统。
二、名词解释(8分)
1.微程序控制
2.存储器带宽
3.RISC
4.中断隐指令及功能
三、简答（18分）
1. 完整的总线传输周期包括哪几个阶段？简要叙述每个阶段的工作。
2. 设主存容量为1MB，Cache容量为16KB，每字块有16个字，每字32位。
(1)若Cache采用直接相联映像，求出主存地址字段中各段的位数。
(2)若Cache采用四路组相联映像，求出主存地址字段中各段的位数。
3. 某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要
4. 某机主存容量为4M ×16位，且存储字长等于指令字长，若该机的指令系统具备120种操作。操作码位数固定，且具有直接、间接、立即、相对四种寻址方式。
（1）画出一地址指令格式并指出各字段的作用；
（2）该指令直接寻址的最大范围；
（3）一次间址的寻址范围；补码的最小负数
（4）相对寻址的寻址范围。
四、（6分）
设阶码取3位，尾数取6位（均不包括符号位），按浮点补码运算规则 计算[2516
9?] + [241611(-?] 五、画出DMA 方式接口电路的基本组成框图，并说明其工作过程（以输入设备为例）。（8分）
六、（10分）设CPU 共有16根地址线，8根数据线，并用MREQ 作访存控制信
号，用W R /作读写控制信号，现有下列存储芯片：
RAM ：1K ×8位、2K ×4位、4K ×8位
ROM ：2K ×8位、4K ×8位
以及74138译码器和各种门电路（自定），画出CPU 与存储器连接图。要求：
（1）最大4K 地址空间为系统程序区，与其相邻2K 地址空间为用户
程序区。
（2）合理选用上述存储芯片，说明各选几片？写出每片存储芯片的地址范
围。
（3）详细画出存储芯片的片选逻辑。
i 0CS D n D 0PD/Progr
A i A 0
CS D n D 0OE
WE
Y 7Y 60
74138
七、假设CPU 在中断周期用堆栈保存程序断点，且进栈时栈指针减一，出栈时栈指针加一。试写出中断返回指令（中断服务程序的最后一条指令），在取指阶段和执行阶段所需的全部微操作命令及节拍安排。若采用微程序控制，则还需要
增加哪些微操作。（10分）
八、除了采用高速芯片外，从计算机的各个子系统的角度分析，指出6种以上提高整机速度的措施。（8分）

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。