填空题
1. 8088/8086的一切复位信号至少要维持___4___个时钟周期。
2.8086/8088 CPU经加电复位后，执行第一条指令的地址是FFFF0 H。
3. 在最小模式下，执行OUT DX, AL指令时，M/IO, WR, RD, DT/R的状态分别是0, 0, 1, 1
4.假设某个总线周期需插入三个Tw等待状态，则该总线周期内对READY信号检测的次数是___4____。
6.某同学在做实验时，按如图2连接芯片的译码电路，得知该芯片的地址范围为3000H～37FFH。试问该芯片的CS端应接到74LS138的Y6。
7. 8253可编程定时/计数器工作于方式3，产生方波输出，设CLK的时钟频率为1MHz，为了得到1KHz的方波，则时间常数的值应为__1000__。
8.  设8253的CLK2接1MHz的时钟信号，要求其OUT2端产生方波，则方波高电平最大宽度为__32.768ms ___。
9.  设8253的通道1与通道0级连，均为BCD计数，已知CLK1的输入频率为2MHz，OUT0的输出作为中断请求信号，则中断请求信号的间隔时间最长为__50s _。
10. 8086/8088最多能处理_256____种中断。
11.一般的中断过程分为中断请求、中断判优、中断响应、中断处理、 中断返回 。
12.采用两只中断控制器8259A级联后，CPU的可屏蔽硬中断源能扩大到__15___个。
13.已知中断类型号为0BH，则其中断服务程序入口地址存放在中断矢量表中的首地址是__0000:002CH __。
14.设内存0006CH~0006FH单元的内容依次为40H, 23H, 90H, 78H, 则对应的中断类型号为_
___1BH ______，该中断的中断服务子程序的入口地址CS:IP为___ 7890:2340H ____。
15.若256KB的SRAM具有8条数据线，则它具有__15___条地址线。
16.一个有32个字的数据区，它的起始地址为70A0:DDF6H，那么该数据区的最后一个单元的物理地址为___7E834H ___。
17.设存储器的地址线有16条，存储基本单元为字节，若采用2K×4位芯片，按全译码方法组成存储器，当该存储器被扩充成最大容量时，需要此种存储器芯片的数量是__64片_。
18.一个SRAM芯片，有14条地址线和8条数据线，问该芯片最多能储存ASCII字符的个数为__16K ___。
19.采用与上题相同容量的DRAM芯片，则该芯片的地址线条数为__7___。
同步通信和异步通信主要区别20.设SP=1000H，执行INT 20H指令后，SP内容变为__0FFAH _____。
21．逻辑地址由  段地址  和  段内偏移  两部分组成。
22．在半导体存储器中，RAM指的是 随机存取存储器 ，它可读可写，但断电后信息一般会 丢失 ；而ROM指的是 只读存储器 ，正常工作时只能从中 读取 信息，但断电后信息 不会丢失 。
23．在8088处理器系统中，假设地址总线A19～A15输出01011时译码电路产生一个有效的片选信号。这个片选信号将占有主存从 58000H  到  5FFFFH  的物理地址范围，共有              32KB容量。
24． 假设某8253的CLK 0接1.5MHz的时钟，欲使OUT0产生频率为300kHz的方波信号，则8253的计数值应为  5    ，应选用的工作方式是  3  。
25．DMA的意思是 直接存储器存取 ，主要用于高速外设和主存间的数据传送。进行DMA传送的一般过程是：外设先向DMA控制器提出 DMA请求 ，DMA控制器通过 总线请求 信号有效向处理器提出总线请求，处理器回以 总线响应 信号有效表示响应。此时处理器的三态信号线将输出  高阻  状态，即将它们交由 DMA控制器 进行控制，完成外设和主存间的直接数据传送。
32．在8086CPU中，由于BIU和EU分开，所以____取指令_____和___执行指令___ 可以重叠操作，提高了CPU的利用率。(此处填空无顺序要求)
33．串行通信中有两种基本的通信方式：即同步通信和____异步通信___ 。
34.为了保存动态RAM的信息，每隔一段时间需对其进行____刷新___。
37．段地址为A382H，偏移地址为1234H，则对应的物理地址为_____A4A54H____。
38．8255A工作于方式0，微处理器可以采用___无条件传输____和__查询传输___的传输方式。(此处填空无顺序要求)
39. 将模拟电压转换为数字量的过程称为A/D转换，将___数字量___转换成 _ 模拟量__的器件叫做D/A转换器。
40．可编程定时器/计数器8253A有3个16位计数通道，每个计数通道中各有3条信号线，即：Gate、 __CLK__ 和 __OUT___。(此处填空无顺序要求)
41.8255有两类控制字，它们分别是（ 方式选择控制字）和（ C端口的按位置1/置0控制字 ）
44. 8088的ALE引脚的作用是_锁存总线上出现的地址信息_。
45. 已知当前CS=2020H，那么该代码段的首地址为___20200H ___。
46. 一片8253芯片将占用___4___个I/O端口地址，其内含有__3__个独立的计数/定时器，每个计数/定时器均为____16____位。
47.响应中断后，CPU采用（堆栈）指令来保护现场，用（ CLI）指令来将中断允许标志位IF置0
48. 若使用8253定时，CLK的频率为2MHz，那么一个计数器的最大定时时间为__65536*0.5us=32768us __。
49.CPU和外设之间传输数据的方式包括（程序方式）( 中断方式)和（ DMA方式）三种。
51 . 8086/8088CPU的数据线和地址线是以___分时复用__________方式轮流使用的。
52 . CPU中的总线接口部件BIU，根据执行部件EU的要求，完成_____ CPU ______与 ______存储器_____或___ I/O设备__的数据传送。
53 . 8086中的BIU由___4___个___16___位段寄存器、一个16_位指令指针、__6_____字节指令队列、__20_位地址加法器和控制电路组成。
54 .8086/8088构成的微机中，每个主存单元对应两种地址：段地址和偏移地址。
55 . 对于8259A的中断请求寄存器IRR，当某一个IRi端呈现1时，则表示该端有中断请求。
56 . 若8259A中ICW2的初始值为40H，则在中断响应周期数据总线上出现的与IR5对应的中断类型码为_____45H ________。
57 . 在存储器的层次结构中,越远离CPU的存储器，其存取速度__越慢__，存储容量__越大__，价格__越低_。
58 . 存储器的存取速度可用_存取时间__和__存取周期_两个时间参数来衡量，其中后者比前者大。
59 . 中断返回指令IRET总是排在______最后_______。
60 .若8255A的系统基地址为2F9H，且各端口都是奇地址，则8255A的三个端口地址 为____
2FAH,2FCH,2FEH。
61.8086CPU中的指令队列可存储  6  个字节的指令代码，当指令队列至少空出 2  个字节时，BIU单元便自动将指令取到指令队列中；8088CPU中的指令队列可存储  4 个字节的指令代码，当指令队列空出 1   个字节时，BIU单元便自动将指令取到指令队列中。
62.8086系统中，1MB的存储空间分成两个存储体：  偶地址  存储体和奇地址  存储体，各为  512K  字节。
63.用2K×8的SRAM芯片组成32K×16的存储器，共需SRAM芯片  32  片，在地址线中有  11  位参与片内寻址。
64.从CPU的NMI引脚引入的中断叫做不可屏蔽中断 ，它的响应不受  IF  标志位的影响。
65.当INTEL 8086工作在最大模式时，需要 8288 芯片提供 控制信号 。
66.静态RAM的优点是只要电源不撤除，信息就不会丢失，但它的功耗较大，容量 小 ，存取速度 较快 。
69．若8086/8088 CPU引脚状态是M/=1，=1，=0，则此时执行的操作是__存储器写。
70．一台8微机的地址总线为16条，其RAM存储器容量为16KB，首地址为2000H，且地址是连续的，则可用的最高地址是__5FFFH ______。
71．某中断类型号是20H，则中断向量地址是___80H _____。
73．某微机系统采用一块8253芯片，时钟频率为1MHz。若要求通道0工作于方式3，输出的方波周期为0.5ms，则时间常数应设定为500，通道控制字应设定为___00110111B。
74．一个串行字符由一个起始位，7个数据位，一个奇偶效验位和一个停止位构成，若每秒传送240个字符，则数据传送的波特率是____2400Bd ____，传送每位信息所占用的时间是____0.417ms ____。
75．异步串行通信工作方式下，一个串行字符由一个起始位，7个数据位1101110，一个奇效验位和一个停止位构成，则先后发送该帧字符信息的数据位是____0 0111011 0 1____。
77．信号在CPU访问存储器时为    高  电平，访问I/O端口时为   低   电平。
78．8086的OUT DX, AL输出指令为  端口    寻址方式,当端口地址(DX)小于255_      可用直接寻址。
79．8086/8088CPU由  EU  和  BIU 两部分组成， 8086CPU8088CPU的主要区别是外部数据总线8086是16位，8088是8位; BIU指令队列8086是6字节，8088是4字节。
80．8086 CPU有    20  条地址线，可形成  1M    的存储器地址空间，地址范围为     00000H～FFFFFH；地址总线中   16  条可用于I/O寻址，形成  64K  的输入输出地址空间，地址范围为 0000H~FFFFH。

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。