计算机组成原理必看总结
一，冯.诺依曼机的特点：
1．计算机由运算器，存储器，控制器和输入设备，输出设备五大部件组成
2．指令和数据以同等地位存于存储器内，并可按地址访问
3．指令和数据均用二进制代码表示
4．指令由操作码和地址码组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置。
5．指令在存储器内按顺序存放
6．以运算器为中心
计算机与日常使用的袖珍计算机的本质区别在于自动化程度的高低
二，计算机的硬件指标
（1）机器字长：CPU 一次能处理数据的位数，通常与CPU 寄存器位数有关
（2）存储容量：包括主存和辅存，是存放二进制代码的总和，可以用位或字节来衡量。（3）运算速度：可以用MIPS,CPI(每执行一条指令所需要的时钟周期数)或FLOPS(每
秒浮点运算次数)。
三，电子管-----晶体管--------中小规模集成电路----------大规模集成电路
计算机分类方法很多，按信息的形式可以分为数字计算机和模拟计算机，前者以离散型数字脉冲形式传递，而后者的信息是以连续型电波形式传递的，两者结合为数字模拟混合式计算机。
1946 年研制成功的第一台计算机称为ENIAC.
数控机床是计算机在过程控制方面的应用，邮局实现信息自动分拣是计算机在模式识别方面的应用。
同步通信和异步通信主要区别
计算机在过程控制应用中，除计算机外，A/D 转换器是重要部件，能把模拟量转换成计算机
能识别的信号。
计算机发展至今，虽然与早期相比面貌全非，但存储程序的特点不变
四，摩尔定律：
微芯片上集成的晶体管数目以每三年翻两番的规律递增，由于受到物理极限的制约，
不能永远生效
五，什么是总线？特点？
总线是连接多个部件的信息传输线，是各个部件共享的传输介质。而且在某一个时刻允
许有一个部件向总线发送信息，但多个部件可以同时从总线上接受相同的信息。
总线周期：申请分配阶段，寻址阶段，传送阶段，结束阶段
六，
总线控制包括：总线判优控制和总线通信控制。前者又分为集中式和分布式良种，其中
集中式总线判优逻辑有链式查询，计数器定时查询，独立请求方式。后者主要分同步通信，异步通信，半同步通信和分离式通信。
七，分离式通信
将一个总线的传输周期分为两个子周期，每个子周期可以供不同的模块申请，每个模块都可以成为主模块，获得总线使用权的主模块采用同步方式传送，且仅在传送命令和数据时占
用总线，两个传输子周期只有单方向的信息流，总线没有空闲等待时间，可以充分发挥总线的有效占用。
八，试比较链式查询方式，计数器定时查询方式和独立请求方式各自
的特点。
解：（1）链式查询方式只需要一个总线请求线，1 根总线忙线，一个总线同意线，设备优
先级固定，容易扩充设备，但对电路故障敏感（2）计数器定时查询方式有总线请求和总线忙线，还有（N 为设备数）根设备地址线来实现查询。设备优先级可以不固定，控制比
链式查询复杂，电路故障不如链式查询方式敏感。（3）独立请求方式控制线数量多，N 个设
备共有N 根总线请求线和N 根总线同意线，线路复杂，响应时间快，且设备优先级的次序
控制灵活。
九，影响总线带宽的因素：总线宽度，传输距离，时钟工作频率以及传输形式。
十，按数据传送方式不同，总线可以分为：串行传输总线和并行传输
总线。
十一，什么是总线判优？为什么
当总线上有多个主设备同时要求占用总线时，通过总线控制器，按一定的优先登记顺序确定某个主设备可以占用总线。
十二，什么是总线标准？为什么要制定总线标准？
国际公布或推荐的互联各个模块的标准，这个标准为各模块互联提供一个标准界面，这个标
准界面对它两端的模块都是透明的，即界面的任一方只需根据总线标准的要求来完成自身一
方接口的功能，而不必考虑对方与界面的接口方式。
原因：使系统设计简化，便于哦快生产批量化，确保其性能稳定，质量可靠，实现可移化，便于维护，教好地解决了系统，模块，设备与总线之间不适应，不通用及不匹配等问题。十三，同步通信和异步通信的区别，说明通信双方如何联络？
同步通信和异步通信的主要区别是前者有公共时钟，总线上的所有设备按统一的传输周期进行传输，通信双方按约定好的时序联络。后者没有公共时钟，没有固定的传输周期，采用应答方式通信，具体的联络方式有不互琐，半互琐和全互琐三种，不互琐方式通信双方没有相互制约关系，半互琐方式通信双方有简单的制约方式，全互琐方式通信双方有完全的制约
关系，其中全互琐通信可靠性最高。
半导体静态RAM 依据的原理存储信息，半导体动态RAM 依据存储信息，
因此一般在2ms 内
刷新一次，刷新与行地址有关，该地址由刷新地址计数器给出。
RAM 的速度指标一般用存取周期表示，而磁盘存储器的速度指标一般包括：寻时间，等待时间，数据传输时间
半导体静态RAM 进行读/写操作时，必须先接受地址信号，再接受片选和读写信号。
磁表面存储器的记录方式总体上可以分为归零制和不归零制两大类
使用高速缓冲存储器是为了解决CPU 和主存的速度匹配问题，提高访存速度。缓存的地址对用户是透明的，存储管理器主要由硬件实现，使用虚拟存储器是为了解决扩大存储器容
量，存储管理主要由硬件和操作系统实现。
Cache 的命中率是指CPU 要访问的信息已经在Cache 中的比率，命中率与Cache 的块长和
容量有关。
Flashmeroy 具有高性能，低功耗，高可靠性以及瞬时启动的能力，常作为固态盘，用于便携
式电脑中。
计算机系统中常用的存储器有(1)SRAM(2)DRAM,(3)Flash(4)EPROM(5)硬盘存储器(6)软盘
存储器，其中非易失性存储器有3456，具有在线能力的有12356，可以单字节修改的有12 ，可以快速读出的存储器包括1234。
主存储器的技术指标有存储容量，存取周期，和存储器带宽。磁表面存储器的技术指标有记录密度，存储容量，平均寻址时间，数据传输速率和误码率。
存储器的带宽是指：每秒从存储器中读出和写入的二进制代码位数，加大存储器带宽可以采
用：单体多字结构，低位交叉多体并行结构。
在写操作时，对Cache 与主存单元同时修改的方法称为：写直达法；若每次只暂时写入到Cache，直到替换时才写入主存的方法称为：写回法
层次化存储器结构设计的依据是——程序访问的局部性原理
一个四路组相联的Cache 共有64 块，主存有8192 块，每块32 字，则在主存地址中的主存

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。