去耦技术（MT-101）
如果供电电源引脚有纹波和/或噪声，大多数IC芯片的一些性能都会降低。这将使数字IC的噪声边缘下降，且可能增加时钟的抖动。对于高性能数字IC，如微控制器和FPGA，它们在电源上指定的容差（如5%）包括直流误差，纹波和噪声。如果电压保持在容差范围内，数字设备还能满足指定的技术参数。
电源抑制比（PSRR）是指用传统的方法去指定在供电电源变化时，模拟IC的灵敏度。对于运算放大器，PSRR就是输出电压的变化对供电电源的变化的比率，用比率（PSRR）或分贝dB（PSR）表示。PSRR可以指输出（RTO）或指输入（RTI）。RTI的值等于RTO 的值除上运算放大器的增益。
图1显示了高性能运算放大器（AD8099）的PSR是如何随着频率下降至大约6dB/八进制（20dB/十进制）。它显示了正负电源的两条
曲线。虽然直流时有90dB，但在较高的频率时，PSR迅速下降，电源线上越来越多的有害能量被直接耦合到输出端。因此有必要在进入芯片的第一个地方，保持这个高频信号的能量（就是让其保持原来的情况）。这一般都用电解电容（低频耦合），陶瓷电容（对于高频耦合），和可能用的磁珠进行组合。
数据转换器，其它模拟和混合信号电路的PSR在数据表中可能指定或没有。当然，实际上所有的线性和混合信号IC的数据表中的应用部分都有对供电推荐的耦合电路。推荐的电路应该总是被遵守，这样是为了确保设备的正确工作。
低频噪声要求大的电解电容，对于瞬时电流这个电容担当着电荷存储池作用。高频电源噪声可以很好的减少，可以直接通过在IC的供电引脚连接低感抗的表贴瓷片电容。所有的去耦电容都必须直接连接到低阻抗的地平面上，这样才能有效。为了最小化连线的附加串联感抗，短线或过孔是必要的。
铁氧体磁珠（ferrite beads）（来自镍，锌，锰的氧化物或其它混合物的绝缘体陶瓷制作）对于电源的去耦滤波也是非常有用的。在低频（<100KHz），磁珠成感性；因此在低通LC滤波是很有用的。100KHz 以上，磁珠为阻抗（高Q）。磁珠的阻抗和材料，工作频率，直流偏置电流，匝数，大小，形状，温度有关。
磁珠也不总是必要的，但它们会增加额外的对高频噪声隔离和去耦，而且经常令人满意。可能要小心去确认磁珠不能饱和，尤其当由运算放大器驱动高输出电流时。当磁珠饱和后，它会变的非线性并且
失去滤波性能。
注意有些磁珠，甚至在全饱和发生前，也有可能是非线性。因此，如果功率级要求工作在低失真输出，当磁珠工作在饱和区附近时，应该检查它的模型。
图2（以下文字）总结了关键方面的正确去耦。
◆ 离芯片的距离不能超过2英寸的大电解电容（典型的10至100uF）。
● 它的目的就是充当储电荷池，为满足局部电路对瞬时电荷的需
求。
◆小的电容（0.01至0.1uF），要尽可能的接近芯片电源引脚。
●目的是让高频噪声远离芯片。
◆所有的去耦电容都应该通过过孔或短线连到大面积低阻抗的地平面上，为了最小化感抗。
multisim怎么改成中文◆可选择小的磁珠串在供电引脚上。
●局部化在系统上的噪声。
●阻止外部高频噪声到IC.
●阻止内部产生的噪声传递到其它系统。
图2.（以上文字）
实际电容和它们的寄生现象：
图3显示了一个非理想的电容。标称电容C的旁路电阻Rp，它代表绝缘电阻或漏电流。第二个电阻Rs（等效串联电阻，或ESR），和电容串联，代表电容引线和焊盘的电阻。
电感L（等效串联电感，或ESL），它是引线和焊盘的感抗模型。最后，电阻R DA和电容C DA连成一个简单的模型，它是一种现象被叫做电介质吸收或DA。当一个电容被用于精密应用时，如采样保持运放（SHA），DA可能引起错误。在去耦应用中，当然，电容的DA一般不重要。
图4显示了各种100uF电容的频率响应曲线。理论告诉我们，电容的阻抗随着频率的增加而递减。实践中证明，ESR会造成阻抗线的平滑。随着频率的继续上升，由于电容的ESL，阻抗开始上升。曲线拐点的位置和宽度是不同的，这和电容的结构，电介质和值大小有关。这就是我们为什么经常会看到一个大的电容并着一个小的电容的原因。小的电容在高频有较低的ESL。这在较宽的频率范围内扩大了并
联组合的性能。
的电抗。在频域响应的等式为：
所有电容的阻抗曲线的形状和上面显示的是相似的。精确的划分是不同的，但一般的形状类型是相同的。最小阻抗由ESR决定，在高频域时由ESL决定（封装类型对转弯处有强烈的影响）。
去耦电容的类型：
图5显示了适合用于去耦的常见电容种类。电解系列提供了优秀
的高性价比的低频滤波元件，因为它有宽范围的值，高的容积比，宽
的工作电压。它包括一般用途的铝电解开关类型，它可以工作在10
至500V的电压，容量可以达到1至几千uF。

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。