液晶量范围(LC Margin)作为TFT-LCD 液晶显示开发中一个必不可少的验证项目，是指液晶面板受到外界温度或者大气压力变化后，无重力Mura 和液晶气泡的一个安全液晶量范围。实验中通常采用不同的液晶量制作样品，并进行低温和高温保存实验，得到一个无液晶气泡和重力Mura 的液晶量区间，即产品的LC Margin(液晶量范围)，理想的液晶量范围通常是在中心液晶量上下浮动±3%。
LC Margin 验证的主要目的是当制程工艺发生波动时，产品以固定液晶量滴下时，依然在理想的LC Margin 范围内，无气泡和重力Mura 不良，具有容错特性。研究表明，对LC Margin 影响较大的因素主要有：Array 膜厚、CF 膜厚、PS 柱高、PS 段差和PI 膜厚，本文主要研究Array 膜厚的影响。
4 mask 工艺是指将有源层和源漏金属层采用一道光罩进行制备，因此相比于
5 mask 工艺可以降低制作成本和缩短周期。然而，由于工艺的不同，面内器件结构有一定差异，尤其是SD 走线位置的膜层堆叠结构有所不同，因此在相同工艺参数条件下，5 mask 和4 mask 成盒工艺中的LC Margin 存在差异。关于该差异问题的研究，目前鲜有报道。为了揭示4 mask 和5 mask 两种不同Array 工艺对LC Margin 的影响，本研究深入分析a-Si 工艺下4 mask 和5 mask Array 基板微观形貌变化，并对导致LC Margin 差异的原因进行探讨。
Array 5 mask和4 mask工艺对LC Margin的影响
南京中电熊猫平板显示科技有限公司  叶  宁成都中电熊猫显示科技有限公司  童  超  王  尖
表1 液晶量滴下条件
条件液晶量百分梯度
液晶量/mg 197%1909.40298%1929.08399%1948.774100%1968.455101%1988.136102%2007.827103%2027.508104%2047.199105%2066.8710106%2086.5611107%2106.2412108%2125.9313109%2145.6114110%2165.3015111%2184.9816112%2204.6617113%2224.3518114%2244.0319115%2263.7220
116%
2283.40
图1 重力Mura(A)和液晶气泡(B)现象
为重力Mura （G-Mura ），即在灰阶或者全黑画面下检出样品底部发白
发黄现象(如图1A 所示)，这是由于液晶量相对于盒内空间偏大时，在高温和重力的作用下，多余的液晶会向下流动积聚在样品底部，PI 对多余的液晶配向锚定力不足，液晶发生偏转，从而产生透光发白的现象。本次验证根据Cell Gap 中心值，确定投入高温保存样品的液晶量为104%～116%。采用低温炉(日本电计，SEWT-A-230LS)进行LC Margin 低温下限验证，保存温度-20℃，保存时间24h 。当液晶量超出下限时，可检出液晶气泡，既在灰阶或者全黑画面下检出此异常(如图1B 所示)。当液晶量相当于盒内空间时，出现线状气泡；根据Cell Gap 中心值，确定投入97%～104%样品。综合高温/低温试验结果，可确定LC Margin 范围。1.3  验证分析
采用SEM(日立，SU8010)对比分析了4 mask 和5 mask Array 基板中TFT 、PS 对顶处Gate/Source 走线的膜厚值，以及Taper 角的差
图2 LC Margin结果：A为5Mask产品、B为4Mask产品
1  实验方法
1.1  实验设计
采用同一批次的CF 基板与Array 基板对组，共20枚。其中，10枚CF 基板与10枚4 mask Array 基板对组（每枚基板上有8个Panel ），另外10枚CF 基板与10枚5 mask Array （每枚基板上有8个Panel ）基板对组，形成Bare Cell 。液晶滴下量范围为97%～116%，间隔1%设置一个液晶量条件，每4个Panel 1个液晶量条件，即4 mask 和5 mask 的Bare Cell 各有20个液晶量条件(如表1所示)。测试每个条件对应的Cell Gap 值，采用相同线体，同一批次完成Cell 制程，然后进行高低温保存实验，进行LC Margin 测试。1.2  LC Margin验证
采用高温炉(日本电计，SEWT -A-230S)进行LC Margin 高温上限验证，设置温度为60℃，保存时间4h 。当液晶量超出上限时，宏观表现
异。测试时每个样品挑选3个位置，每个位置量测3个点位数据。测试包括Gate 层、GI 层、半导体层、SD 层、PAS 层膜厚值和Taper 角度值。通过分析对比4 mask 和5 mask 各膜层的膜厚及Taper 角差异，反映4 mask 和5 mask 成盒后的盒内空间变化。
2  结果与讨论
array工艺详解
2.1  LC Margin验证
此次验证采用同一批次生产的相同规格的CF ，RGB 膜厚无差异，4 mask 和5 mask CF 基板参数一致。
图2所示A 和B 分别表示5 mask 和4 mask LC Margin 结果，横坐标为液晶量，纵坐标为Cell Gap 值，△表示Cell Gap 最大值，○表示Cell Gap 均值，□表示Cell Gap 最小值。5 mask 产品LC Margin 结果如下：当液晶量为97%～99%
时检出液晶气泡，故低温边界液晶
图3 5 mask(A)和4 Mask(B)SD图形下的膜层堆叠图
图4 5 Mask(A)和4mask(B)SD信号走线Taper角和截面图
图5 5Mask(A)和4Mask(B)盒内空间示意图
量为100%(如图3A 所示)；当液晶量为108%～116%时，检出重力Mura ，故高温边界为107%(如图3A 所示)，因此LC Margin 安全液晶量范围为7%。中心Cell gap 3.2μm 对应液晶量为104.5%。4 mask 产品LC Marign 结果如下：当液晶量为97%～99%时，检出液晶气泡，故低温边界为100%；当液晶量为107%～116%时，检出重力
Mura ，故高温边界为106%，LC Margin 安全范围为6%，中心Cell Gap 3.2μm 对应液晶量为104%。4 Mask 相比于5 mask LC Margin 的主要差异点为高温边界内缩1%，但低温边界相同。此外，相同液晶量条件下，4 mask 产品相比于5 mask 产品Cell Gap 高约0.03μm 。
根据LC Margin 结果可知：5 mask 的 Cell Gap 是3.2μm ，中心液晶量为104.5%，距离低温边界4.5%，距离高温边界2.5%；4 mask 的Cell Gap 是3.2μm ，中心液晶量为104%，距离低温边界4%，距离高温边界2%；中心液晶量未在LC Margin 正中间，靠近高温边界，
有重力Mura风险，所以PSH高度值需要修正增高；5 mask的Cell Gap 3.2μm对应的中心液晶量是104.5%，如果要在7% Margin的正中间，则距离低温边界和高温边界各3.5%，修正后LC Margin相当于高温和低温边界整体向右移动1%，换算成对应的Cell Gap高度值为0.03um，即PS高度(PSH)需修正增加的高度值；同理4 mask产品，PSH需修正增加的高度值为也为0.03um。让中心液晶量处在LC Margin正中间，可以让产品的LC Margin分布更加合理，液晶气泡和重力Mura的风险降低。
2.2  4 mask与5 mask Array膜层结构分析
5 mask和4 mask工艺Array各膜层及作用如下，栅电极Gate层，起到TFT开关作用；绝缘层GI，保护栅电极；半导体（a-Si & n+ a-Si），导通源/漏极；源/漏极SD层，传输电信号；绝缘层（PAS），保护源/漏电极。GI层和PAS层为整面覆盖，部分位置有开孔，占比盒内空间大；而Gate、a-Si和SD以图案的形
式存在，占比盒内空间较小。如表2所示，4 mask与5 mask各膜层差值为△Gate+△GI+△A-SI+△SD+△PAS=139.7Å>0，该差异非常小，主要是由于工艺波动导致。但是SD走线下的膜厚段差有很大差异，达到了2624.75Å，这则是由于5 mask和4 mask工艺不同导致的膜层堆叠方式的不同(如图3所示)。具体如下：5 mask主要工艺为（TN模式）：1）Gate图形制作；2）SiNx/a-Si/n+a-Si三层一次成膜、曝光显影、刻蚀；3）SD层图形制作，以及沟道处a-Si刻蚀；4）PAS 层图形制作；5）Pixel ITO图形制作。共使用5张光罩，因此称为5 mask。4 mask工艺与前者的主要区别是，采用Half tone/Gray tone 工艺，将SiNx/a-Si/n+a-Si三层和SD层采用1道光罩制成，因此共使用4张光罩，即4 mask。分析可知，4 mask Array工艺相比于5 mask，将半导体层和SD金属层合二为一，减少一次曝光和显影。由于a-Si和SD曝光使用的是一张mask（TFT沟道处采用Half tone 设计），SD走线下覆盖着a-Si以及n+a-Si，会使4 mask基板占比盒内空间更大。
表2 4 mask和5 mask Array基板不同位置膜厚差值位置膜层(4Mask-5Mask)Diff/Å
TFT Gate-64.25 GI132.25 A-SI46.75 SD82.75 PAS-57.75
PS对顶处Gate-28.75 SD走线
SD77.75
SD下a-Si&n+a-Si2624.75
各膜层Taper角度如表3所示，4 mask工艺下SD层Taper角相比于5 mask大约8.99°，这主要是因为SD层金属会有两次蚀刻，一次是a-Si和SD层沟道外蚀刻，一次是SD沟道内蚀刻。因此，4 mask SD 金属层两次蚀刻后Taper角增大约9°(如图4所示)。图5A表示5 mask 产品盒内结构，图5B表示4 mask产品盒内结构，红标记内可以看出，4 mask产品SD走线处的Taper更大，因此盒内液晶的相对高度值增加，所以在相同液晶量条件下4 mask产品Cell Gap值相比于5 mask偏高0.03μm(如图5所示)。
表3 不同位置膜层Taper角差值
位置膜层(4Mask-5Mask)Diff/°
TFT
Gate-3.13
SD8.99
PS对顶处Gate-3.40
SD走线SD8.99
综上所述，4 mask产品LC Margin比5 mask产品高温边界内缩1%，原因有以下两点：（1）4 mask产品SD信号走线下新增a-Si/n+a-Si膜层(段差可达0.26μm)，所以4 mask Array基板占比盒内空间更大，同等的液晶量下相对于盒内空间变小；（2）在相同液晶量条件下4 mask Cell Gap比5 mask偏大0.03μm，这是由于4 Mask产品SD膜层Taper角较大，液晶相对高度值更高，对应的Cell Gap值更大。因此，更容易出现重力Mura，使得高温边界内缩1%。
结论：研究发现，4 mask产品相比于5 mask产品，LC Margin高温边界内缩1%，低温边界相同。由于4 mask的工艺特点，SD膜层下新增a-Si&n+a-Si半导体层，使得4 Mask产品Array基板占比盒内空间大，相同液晶条件下更容易出现重力Mura。此外，4 mask 产品SD膜层Taper角比5 mask产品大8.99°，会使盒内液晶的相对高度值增加，相同液晶量条件下Cell Gap值偏高0.03μm。因此，当Array膜厚或者工艺发生变化时应做LC Margin评价，并对CF PS高低值进行修正，让产品处在一个安全的LC Margin范围内，保证产品品质。
作者简介：
叶宁（1982—），男，江苏南京人，硕士研究生，中级工程师，研究方向：TFT-LCD产品研发与制程工艺。
童超（1990—），男，四川自贡人，硕士研究生，中级工程师，研究方向：TFT-LCD产品研发与制程工
艺。
通讯作者：王尖（1990—），男，陕西安康人，博士研究生，中级工程师，研究方向：TFT-LCD产品研发与制程工艺。

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。