填空题
1．将十进制数10转换成二进制数为____。
2．D触发器的特性方程是____。
3．静态RAM是靠____存储信息，动态RAM是靠    存储信息。
4．描述时序逻辑电路逻辑功能的方程有____方程、_____方程和____方程。
5．逻辑函数的表达形式主要有_____、______、      、______四种。
6．逻辑函数F=的对偶函数F′=______。
7．存储4位二进制信息，要_____个触发器。
8．对于T触发器，若初态为0，欲使次态为0，则输入T=____。
9．对９个输入信号进行编码，至少需要_____位二进制编码。
1．十进制数15转换为二进制是____。
2．只读存储器ROM在掉电后所存数据将____。
3．对于JK触发器，若J=K=1，则可完成的逻辑功能是_____。
4．描述时序逻辑电路逻辑功能的方程有____方程、_____方程和____方程。
5．组合逻辑电路的输出在任何时刻都只取决于同一时刻的_____，而与电路_____的状态无关。
6．RAM根据所采用的存储单元工作原理不同，可以分为_____存储器和_____存储器。
7．集成单稳态触发器按工作特性可分为____和____两种类型。
8.．对于T触发器，若初态为1，欲使次态为0，则输入T=____。
9．JK触发器特征方程为_____。
10．对4个输入信号进行编码，至少需要_____位二进制数码。
判断题
1．数字电路中的1比0大。     
2．当决定某个事件的全部条件都具备时，这件事才会发生。这种关系称为与关系。             
3．十进制数10和十六进制数10一样大。                     
4．优先编码器的输入信号是相互排斥的，不允多个输入信号同时有效。   
5．时序电路由组合电路和存储电路两部分组成。    
1．逻辑变量的取值，１比０大。                                       
2．八进制数17比十进制17小。                           
3．若两个函数具有不同的真值表，则两个逻辑函数必然不相等。             
4．时序电路无记忆功能，组合逻辑电路有记忆功能。             
5．十进制数37转换为二进制数为11101。    
选择题
１．在下列逻辑部件中，不属于组合逻辑部件的是____。
A．译码器        B．编码器   
C．全加器                    D．计数器         
2．至少用    位二进制数可以表示15以内十进制数。
A．3          B．4
C．5        D．6       
3．单稳态触发器的输出脉冲的宽度取决于   
A．触发脉冲的宽度      B．触发脉冲的幅度   
C．电路本身的电容、电阻的参数 D．电源电压的数值   
4．同步时序逻辑电路与异步时序逻辑电路的不同之处在于前者   
A．没有触发器          B．有统一的时钟信号
C．没有稳定状态        D．输出只与内部状态有关   
5．用1K×4位的DRAM设计4K×16位的存储系统需要的芯片数是____。
A．32片      B．4片
C．8片        D．16片   
6．对于JK触发器，设输入J=1，K=0，在CP脉冲的作用后，触发器的次态应为 
A．0      B．1
C．不变      D．翻转
7．16选1数据选择器，其地址输入端（选择控制端）有   
A．8个              B．2个
C．3个    D．4个   
8．n个变量构成的最小项有____。
A．n2个          B．2n个
C．n个          D．2n个   
9．下面说法中错误的是   
A．任何逻辑函数都可以用卡诺图表示
B．逻辑函数的卡诺图是唯一的
C．同一个卡诺图化简结果可能不是唯一的
D．卡诺图中1的个数和0 的个数相同             
10．两个不同的最小项进行与运算的结果等于   
A．0          B．1
C．0或1                    D．视具体最小项而定　
　
１．引起组合逻辑电路中竞争与冒险的原因是_____
Ａ．逻辑关系错误  Ｂ．干扰信号    Ｃ．电路延时    Ｄ．电源不稳定       
2．至少用    位二进制数可以表示15以内十进制数。
A．3          B．4
C．2        D．6       
3．基本RS触发器在触发脉冲消失后，输出状态将   
  Ａ．随之消失    Ｂ．发生翻转    Ｃ．恢复原态    Ｄ．保持现态    
4．同步时序逻辑电路与异步时序逻辑电路的不同之处在于前者   
A．没有触发器          B．有统一的时钟脉冲信号
C．没有稳定状态        D．输出只与内部状态有关   
5．用４K×4位的DRAM设计16K×8位的存储系统需要的芯片数是____。
A．32片      B．4片
C．8片        D．16片   
6．对于JK触发器，设输入J=1，K=1，在CP脉冲的作用后，触发器的次态应为 
A．0      B．1
C．不变      D．翻转
7．8选1数据选择器，其地址输入端（选择控制端）有   
A．8个              B．6个
C．3个    D．4个   
8．在对十进制数进行的8421码编码时，对应关系正确的是____。
  　A．2——0001        二进制转换为十进制例题　B．9——1010
  　C．7——0011      　  D．5——0101   
9．在_____情况下，“或非”运算的结果是逻辑1。
　A．全部输入是０                  　B．全部输入是1
　C．任一输入为0，其他输入为1    　D．任一输入为1           
10．两个不同的最小项进行与运算的结果等于   
A．0          B．1
      C．0或1                      D．视具体最小项而定 
解答题
1． 用代数法证明下列表达式：
2.分析下图的逻辑功能，写出逻辑函数表达式，画出真值表。
3. 设计一个组合逻辑电路，能对4位原码进行求补码的运算。列出真值表，写出最简的输出方程。
4. 用74LS138实现Y=AB+BC+CA
5．分析如题图所示由边沿JK 触发器组成的时序逻辑电路，写出电路的方程组，画出状态转换图。
6．用代数法化简下列函数,写出最简“与-或”表达式：
7．同步时序电路的状态转换：010011100110101001000010，试写出用D触发器设计时的最简激励方程组（设电路初始状态为010）。
8．用卡诺图化简L(A,B,C,D)=。
9. 已知一时序电路的状态表如下表所示，A为输入信号，试作出相应的状态图。
     
现态(Sn)
次态/输出(Sn+1/Z)
A=0
A=1
S0
S3/1
S1/0
S1
S3/1
S2/0
S2
S2/1
S0/0
S3
S1/1
S2/0
参考答案
1、左边=右边，得证。
2．
Y=
A
B
Y
0
0
1
0
1
0
1
0
0
1
1
1
3．
I3
I2
I1
I0
Y3
Y2
Y1
Y0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
1
0
0
1
0
0
0
1
0
0
0
1
1
0
0
1
1
0
1
0
0
0
1
0
0
0
1
0
1
0
1
0
1
0
1
1
0
0
1
1
0
0
1
1
1
0
1
1
1
1
0
0
0
1
0
0
0
1
0
0
1
1
1
1
1
1
0
1
0
1
1
1
0
1
0
1
1
1
1
0
1
1
1
0
0
1
1
0
0
1
1
0
1
1
0
1
1
1
1
1
0
1
0
1
0
1
1
1
1
1
0
0
1
Y3=I3
Y2=
Y1=
Y0=I0
4.
A接A2，B接A1，C接A0，使能信号均有效，Y3、Y5、Y6、Y7接与非门输入端。
表达式3分，画图2分
5．输出方程
激励方程 
状态方程   
6.
过程4分，结果1分
7.
Q2n
Q1n
Q0n
Q2n+1 (D2)
Q1n+1 (D1)
Q0n+1 (D0)
0
0
0
0
1
0
0
0
1
0
0
0
0
1
0
0
1
1
0
1
1
1
0
0
1
0
0
1
1
0
1
0
1
0
0
1
1
1
0
1
0
1
1
1
1
×
×
×
D2=+Q1Q0
D1=+
D0=+Q2Q0
8.
1
0
×
0
0
0
0
0
0
0
1
1
0
1
1
×
L=
9.
0/1
解答题
1． 设计一4输入的优先编码器，要求输入及工作状态标志均为高电平有效。列出真值表，画出逻辑图。
2． 用译码器74HC138和适当的逻辑门实现函数L(A,B,C)= 。
3． 用逻辑代数证明等式。
4． 画出实现逻辑表达式L=的逻辑电路图，限使用非门和二输入与非门。
5． 用卡诺图化简L(A,B,C,D)=。
6． 组合逻辑电路及输入波形如下图所示，试写出输出端的逻辑表达式并画出输出波形。
A
B
C
7． 分析下图，写出它的激励方程组、状态方程组和输出方程组，画出状态表和状态图。
8． 同步时序电路的状态转换：011010100110101001011，试写出用D触发器设计时的最简激励方程组（设电路初始状态为001）。
9． 已知一时序电路的状态表如下表所示，A为输入信号，试作出相应的状态图。
现态(Sn)
次态/输出(Sn+1/Z)
A=0
A=1
a
d/1
b/0
b
d/1
c/0
c
d/1
a/0
d
b/1
c/0
10．同步时序电路的状态转换：011010110100101001011，试写出用JK触发器设计时的最简激励方程组（设电路初始状态为001）。
Q2n
Q1n
Q0n
Q2n+1
Q1n+1
Q0n+1
J2
K2
J1
K1
J0
K0
0
0
0
×
×
×
×
×
×
×
×
×
0
0
1
0
1
1
0
×
1
×
×
0
0
1
0
1
1
0
1
×
×
0
0
×
0
1
1
0
1
0
0
×
×
0
×
1
1
0
0
1
0
1
×
0
0
×
1
×
1
0
1
0
0
1
×
1
0
×
×
0
1
1
0
1
0
0
×
0
×
1
0
×
1
1
1
×
×
×
×
×
×
×
×
×
                     
1、参考答案
I3
I2
I1
I0
Y1
Y0
E
0
0
0
0
0
0
0
1
0
0
0
1
1
1
×
1
0
0
1
0
1
×
×
1
0
0
1
1
×
×
×
1
0
0
1
E=I3+I2+I1+I0
Y1=
Y0=
2．
m4+m5+m6
A接A2，B接A1，C接A0，Y4、Y5、Y6接与非门输入端
表达式3分，画图2分
3．
左边 = ABC + AC + AB = (ABC +  AC ) + (ABC + AB)
        = AC + AB =右边
4. L=
5.
x
0
0
0
0
0
0
0
0
1     
1
1
0
x
x
x
L = AD + AC
6. L=
7. Z0=Q0  Z1=Q1  Z2=Q2 
Q0n+1=D0=  Q1n+1=D1= Q0n  Q2n+1=D2= Q1n 
Q2n
Q1n
Q0n
Q2n+1
Q1n+1
Q0n+1
0
0
0
0
0
1
0
0
1
0
1
0
0
1
0
1
0
0
0
1
1
1
1
0
1
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
0
0
1
1
1
1
1
0

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。