附录E:单相电能表载波通信模块结构要求
E.1通信模块结构示意图
通信模块的外形尺寸为77.5mm(高)×51mm(长)×26.5mm(宽)。
说明:只有宽带载波才配置以太网,连接器采用镀金处理,厚度为15u",产品防护等级为IP51,防尘防水。图E-1、E-2中2×13双排插针的管脚位号是针对通信模块的插座位置定义的。
强电和弱电的整体位置如图E-2所示,强电在左下脚,弱电在右上角;其中,载波模块与电能表的连接必须增加过压、过流和静电等保护电路。
图E-1:通信模
块正视、侧视示意图
图E-2:通信模块底视示意图
E.2通信模块弱电接口管脚定义
通信模块弱电接口采用2×6双排插针作为连接件,电能表弱电接口采用2×6双排插座作为连接件。
图E-3为通信模块弱电接口管脚定义示意图;单相电能表与通信模块弱电接口管脚定义见表E-1。
图E-3:通信模块弱电接口示意图
表E-1:电能表与通信模块弱电接口管脚定义说明
电能表接口管脚编 号 | 模块对应管脚编号 | 信号类别 | 信号名称 | 信号方向 (针对模块) | 说 明 |
20 | 9 | 预留 | RESERVE | 预留 | |
19 | 10 | 状态 | EVENTOUT | I | 电能表事件状态输出,当有开表盖、功率反向、内部程序错误、时钟错误、存储器故障事件发生时,输出高电平,请求查询异常事件;查询完毕输出低电平。电平上拉电阻在基表(即电能表)侧。 |
18 | 11 | 状态 | STA | O | 接收时地址匹配正确输出0.2s高电平;发送过程输出高电平,表内CPU判定载波发送时禁止操作继电器。电平上拉电阻在基表(即电能表)侧。 |
17 | 12 | 信号 | /RST | I | 复位输入(低电平有效) |
16 | 13 | 信号 | RXD | I | 通信模块接收电能表CPU信号引脚(5V TTL电平) |
15 | 14 | 信号 | /SET | I | MAC地址设置使能;低电平时,方可设置载波模块MAC地址。 |
14 | 15 | 电源 | VDD | 通信模块数字部分电源,由电能表提供。电压:直流5V±5%,电流:50mA。 | |
13 | 16 | 信号 | TXD | O | 通信模块给电能表CPU发送信号引脚(5V TTL电平) |
12、11 | 17、18 | 电源 | 模块电源图片VSS | 通信地 | |
10、9 | 19、20 | 电源 | VCC | 通信模块模拟电源,由电能表提供,电压范围:+12V~+15V,输出功率:1.5W。滤波电容放电时间常数不小于10倍工频周期,总容量不小于2200F)。 | |
E.3 通信模块载波耦合接口定义
通信模块采用2×4双排插针作为连接件,其接口管脚排列见图E-4,对应管脚定义见表E-2,电能表接口采用2×4双排插座作为连接件。
图E-4:通信模块载波耦合接口示意图
表E-2:电能表与载波通信模块耦合接口管脚定义说明
电能表接口管脚编号 | 模块对应管脚编号 | 信号 类别 | 信号名称 | 信号方向 (针对模块) | 说 明 |
1、2 | 7、8 | 载波 | L | 电网中性线作为信号耦合接入端 | |
3、4、 5、6 | 5、6、 3、4 | 空 | 空 | 空引脚,PCB无焊盘设计,连接件对应位置无插针,用于增加安全间距,提高绝缘性能。 | |
7、8 | 1、2 | 载波 | N | 电网相线作为信号耦合接入端 | |
版权声明:本站内容均来自互联网,仅供演示用,请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198,我们将在24小时内删除。
发表评论