©LATTICE SEMICONDUCTOR CORPORATION
Page 1Achieving  Timing  Closure
John Li
Agenda
•Timing closure的概念•Timing closure的步骤•采用合适的Coding Style •进行适当的综合约束
•管脚锁定
•实施Lattice constrains •Map
•布局布线
•控制place and route •Floorplanning the design
©LATTICE SEMICONDUCTOR CORPORATION
Page 2
Timing closure的概念
•当前FPGA的设计规模越来越大，复杂程度日益增加，同时要求系统的Perfromace也越来越高。
•获得Timing目标越来越困难.
•设计者必须采用各种技术提升系统性能以满足设计的Timing要求.
©LATTICE SEMICONDUCTOR CORPORATION
Page 3
Timing closure procedure
•  1.采用合适的coding style •  2.进行适当的综合约束
•  3.管脚锁定
•  4.实施Lattice constrains •  5.Map
•  5.布局布线
•7.控制place and route •8.Floorplanning the design
©LATTICE SEMICONDUCTOR CORPORATION
Page 4
采用合适的coding style
关于提升FPGA系统性能，工程师最容易想到的方法就是通过进行综合约束、布局布线约束、和其他的优化技术提升系统性能，当然这些都是设计过程中所必需的，但所有这些优化方法对于系统性能的提升都是有限的，系统的性能最终还是取决于工程师的设计（coding style），其中同步设计是最重要的一点. 下面讨论一些具体的coding 技术，合理的运用这些coding技术能够尽可能的减小两级寄存器之间的延时从而获得更高的系统速度.
-通用的coding style
--Hierarchical Coding
---Team Based的设计：多个工程师可以同时参与到一个复杂设计中来。
slice中文
---加速设计和编译过程：关键模块可以单独修改而不会影像整个设计。
---缩短设计周期：重复利用成熟模块。
---模块可以容易被工程师理解和维护.
---缺点：如果模块划分不合理，特别是模块边界设计处理不当会影响FPGA的资源利用率和最终
的系统性能。
©LATTICE SEMICONDUCTOR CORPORATION
Page 5

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。