１ＳＤＲＡＭ器件的原理及性能特点
同步动态存储器（ＳＤＲＡＭ）是在现有的标准动态存储器中加入同步控制逻辑（一个状态机），利用一个单一的系统时钟同步所有的地址数据和控制信号。如果有效的使用，这个同步接口和ＳＤＲＡＭ的完全管道式的内部结构允许极其高速的数据传输速率。使用ＳＤＲＡＭ不但能提高系统性能，还能简化设计、提供高速的数据传输［１］。
在内部，ＳＤＲＡＭ器件是以存储器中的Ｂａｎｋ组织在一起的，它通过行和列编址。行地址和列地址位的数目及Ｂａｎｋｓ的数目取决于存储器的大小。对ＳＤＲＡＭ的读写操作是突发定位的；读写从一个可选的地址位置开始，持续长度是一段由编程决定的数目的地址量。读写操作开始于一个Ａｃｔｉｖｅ命令的触发。接着跟着一个Ｒｅａｄ或Ｗｒｉｔｅ命令。与Ａｃｔｉｖｅ命令一致的地址寄存位用于选择将要读写的Ｂａｎｋ和行地址号（ＢＡ０、ＢＡ１选择Ｂａｎｋ号，Ａ０～Ａ１１选择行号）。与Ｗｒｉｔｅ命令一致的地址寄存位ＷＥ（ｘ４为Ａ０～Ａ９，所有的；ｘ８为Ａ０～Ａ９；ｘ１６为Ａ０～Ａ９）用于选择突发读写的起始列地址号［２］。
ＳＤＲＡＭ操作步骤：ＳＤＲＡＭ上电后先初始化，ＳＤＲＡＭ要求有一个１００μｓ的延时，该延时优先于除ＣｏｍｍａｎｄＩｎｈｉｂｉｔ或ＮＯＰ之外的任意命令。从这１００μｓ之内的某一点开始，并持续至这个周期结束，ＣｏｍｍａｎｄＩｎｈｉｂｉｔ或ＮＯＰ命令应该启动［３］。
２通用ＳＤＲＡＭ控制器的设计方案
所研制的视频信号采集系统是Ａｔｍｅｌ公司的
基于ＡＲＭ７ＴＤＭＩ内核的３２Ｍ嵌入式处理器ＡＴ９１Ｍ４０８００，采用２个１６Ｍ的ＳＤＲＡＭ芯片ＭＴ４８－ＬＣ１６Ｍ８Ａ２ＴＧ－７Ｅ，其ＳＤＲＡＭ控制器选用Ａｌｔｅｒａ公司的ＳｔｒａｔｉｘⅡ系列复杂可编程逻辑器件（ＣＰＬＤ）芯片。视频信号来源于ＵＳＢ接口的摄像头采集。对于较大的视频数据量，可以将每帧画面的数据暂存在ＳＤＲＡＭ中，当主机需要接收视频数据时，通过ＣＰＵＭＣ９３２８ＭＸ１向ＳＤＲＡＭ控制器下命令，从而让ＳＤＲＡＭ控制器控制ＳＤＲＡＭ进行数据传输。该系统的功能框图如图１所示。
板上配有２片１６Ｍ×８ｂｉｔ的ＳＤＲＡＭ芯片，ＳＤＲＡＭ与处理器的接口电路连接如图２所示。２．１ＳＤＲＡＭ控制器状态机设计与简化
根据ＳＤＲＡＭ的操作步骤，设计了ＳＤＲＡＭ控制器，利用ＣＰＬＤ采用Ｖｅｒｉｌｏｇ硬件描述语言对ＳＤＲＡＭ进行上电初始化、预充电、自动刷新、读写等操作的
时序控制［４］
。在编程过程中应用了状态机的编程思想。将整个ＳＤＲＡＭ的工作过程划分为１６个状态，当信号端
口满足特定的条件，即输入、输出引脚值符合各项操作的输入条件时，ＳＤＲＡＭ的各操作状态发生转移［５］。具体状态转移图如图３所示。
图１基于ＡＲＭ嵌入式处理器的视频处理系统框图
Ｆｉｇ．１Ｖｉｄｅｏｓｉｇｎａｌａｃｑｕｉｓｉｔｉｏｎｓｙｓｔｅｍｂａｓｅｄｏｎ
ＡＲＭｅｍｂｅｄｄｅｄｐｒｏｃｅｓｓｏｒ
视频输入
ＹＵＶＩ２Ｃ总线
ＳＣＬＳＤＡ
视
频解码
ＳＤＲＡＭ
ＭＰＥＧ压缩芯片
ＦＩＦＯ缓存
ＦｌａｓｈＲＯＭ
ＣＰＬＤ逻辑控制
ＡＲＭ处理器
ＡＴ９１Ｍ
４０８００
基于ＣＰＬＤ与ＳＤＲＡＭ的视频
信号采集系统设计
曹新莉１，蒋
飞２，朱
晔３
（１．武汉工程大学电气信息学院，湖北武汉４３００７３；２．华中科技大学电气与电子工程学院，
湖北武汉４３００７４；３．国网武汉高压研究院，湖北武汉４３００７４）
摘要：设计研制了一种基于ＡＲＭ７ＴＤＭＩ内核的３２Ｍ嵌入式处理器ＡＴ９１Ｍ４０８００的视频信号采集系统，可用于监控电气设备现场的工作状况，并对其中的同步动态存储器（ＳＤＲＡＭ）控制部分作了详细的介绍。选用复杂可编程逻辑器件（ＣＰＬＤ）设计了一种通用的ＳＤＲＡＭ控制器。使用状态机的设计思想，采用Ｖｅｒｉｌｏｇ硬件描述语言设计了时序控制程序，得到的ＳＤＲＡＭ读写信号仿真波形图时序合理、逻辑正确。
关键词：ＳＤＲＡＭ控制器；状态机；视频信号；ＣＰＬＤ中图分类号：ＴＮ９４８．６１；ＴＰ２７３
文献标识码：Ｂ
文章编号：１００６－６０４７（２００７）０９－０１００－０３
收稿日期：２００６－１１－２８；修回日期：２００７－０４－２３
电力自动化设备
ＥｌｅｃｔｒｉｃＰｏｗｅｒＡｕｔｏｍａｔｉｏｎＥｑｕｉｐｍｅｎｔ
Ｖｏｌ．２７Ｎｏ．９Ｓｅｐｔ．２００７
第２７卷第９期２００７年９月
２．２
总体设计方案
ＳＤＲＡＭ控制器与外部的接口示意图见图４，控制器右端接口信号均为直接与ＳＤＲＡＭ对应管脚相连的信号。控制器左端的接口信号为与ＦＰＧＡ相连的系统控制接口信号，其中，ＣＬＫ２００为系统时钟信号，－Ｒｅａｄｙ为使能信号，ＡＤＤＲ为系统给出的ＳＤＲＡＭ地址信号，ｄａｔａ＿ｉｎ是系统用于写入ＳＤＲＡＭ的数据信号，－ＲＤ和－ＷＲ为系统读、写请求信号（０为有效，１为无效），ｓｄｒａｍ＿ｂｕｓｙ＿１是ＳＤＲＡＭ的空闲
状态标示信号（０为空闲，１为忙碌），Ｍｏｄｅ＿Ｓｅｔ＿Ｌ是ＳＤＲＡＭ的模式寄存器的设置位，在ＳＤＲＡＭ正常运行期间，主机通过Ｍｏｄｅ＿Ｓｅｔ＿Ｌ可以改变模式寄存器的内容。－Ｒｅａｄ
ｙ是控制器给系统的数据收发指示信号（为１时，无法对ＳＤＲＡＭ进行数据收发；为０时，若是系统读操作，则系统此时可从Ｄａｔａ＿Ｏｕｔ接收ＳＤＲＡＭ的数据，若是写操作，则系统此时可以通过Ｄａｔａ＿Ｉｎ发送数据给ＳＤＲＡＭ）［６］。ＳＤＲＡＭ控制器总体结构框图如图５所示。
ＳＤＲＳＤＲＡＭ控制器包含４个主要的模块：
ＳＤＲＡＭ控制器、
控制接口、命令和数据路径模块。ＳＤＲＡＭ控制器模块是顶层模块，它可以初始化３个低层模块，并把整个设计组合起来［７］。控制接口模块接收来自主机的指令和相关的寄存器地址，解析指令，并把要求传送给指令模块。指令模块接收来自控制接口模块的指令和地址，并向ＳＤＲＡＭ发出适当的指令。数据路径模块处理在读和写指令期间的数据路径的操作［８］。
２．３ＥＤＡ程序中状态的划分和时序控制的设计
状态机的设计是一类很重要的时序电路，它的结构除了输入信号、输出信号外，还包括一组寄存器记忆状态机的内部状态［９］。状态机寄存器的下一个状态及输出，不仅同输入信号有关，而且还与寄存器的当前状态有关。状态机可以认为是组合逻辑和
图３ＳＤＲＡＭ控制器的状态转移图
Ｆｉｇ．３ＳｔａｔｅｃｏｎｎｅｃｔｉｏｎｓｏｆＳＤＲＡＭｃｏｎｔｒｏｌｌｅｒ
当ｓｙｓ＿ｒｓｔ＿１＝０ｄｏ＿ｗｒｉｔｅ＝１ｏｒｄｏ＿ｒｅａｄ＝１
ａｕｔｏｒｅｆｒｅｓｈ＿ｃｎｔｒ＝“
００１１”＆ｒｅｆｒｅｓｈ＿ｃｎｔｒ＝ｃｎｔｒ＿ｌｉｍｉｔ＆ｐｗｒｕｐ＝０
ｄｏ＿ｗｒｉｔｅ＝０＆ｄｏ＿ｒｅａｄ＝０
当ｄｏ＿ｒｅｆｒｅｓｈ＝１或者ｐｗｒｕｐ＝１
ａｕｔｏｒｅｆｒｅｓｈ＿ｃｎｔｒ＝“
００１１”＆ｒｅｆｒｅｓｈ＿ｃｎｔｒ！＝ｃｎｔｒ＿ｌｉｍｉｔ
ａｕｔｏｒｅｆｒｅｓｈ＿ｃｎｔｒ＝“００１１”＆ｒｅｆｒｅｓｈ＿ｃｎｔｒ＝ｃｎｔｒ＿ｌｉｍｉｔ＆ｐｗｒｕｐ＝０
ｄｏ＿ｗｒｉｔｅ＝０＆ｄｏ＿ｒｅａｄ＝１
ａｕｔｏｒｅｆｒｅｓｈ＿ｃｎｔｒ＝“００１１”＆
ｒｅｆｒｅｓｈ＿ｃｎｔｒ＝ｃｎｔｒ＿ｌｉｍｉｔ＆ｐｗｒｕｐ＝１Ｓ１０：系统上电初始化
ｓｔａｔｅ＿ｐｏｗｅｒｕｐ
Ｓ１４：系统预充电ｓｔａｔｅ＿ｐｒｅｃｈａｒｇｅ
Ｓ１：空闲状态ｓｔａｔｅ＿ｉｄｌｅ
Ｓ３：行地址脉冲选通
ｓｔａｔｅ＿ｓｅｔ＿ｒａｓ
Ｓ１３：自动刷新ｓｔａｔｅ＿ａｕｔｏ＿ｒｅｆｒｅｓｈ
ａｕｔｏｒｅｆｒｅｓｈ＿ｃｎｔｒ！＝“００１１”
Ｓ１５：自动刷新延时ｓｔａｔｅ＿ａｕｔｏ＿ｒｅｆｒｅｓｈ＿ｄｌｙ
Ｓ１１：模式寄存器设置
ｓｔａｔｅ＿ｍｏｄｅｓｅｔ
Ｓ２：行地址脉冲选通延时
ｓｔａｔｅ＿ｒａｓ＿ｄｌｙ
Ｓ６：列地址脉冲选通ｓｔａｔｅ＿ｓｅｔ＿ｃａｓＳ７：设置列地址延时１ｓｔａｔｅ＿ｃａｓ＿ｌａｔｅｎｃｙ１Ｓ５：设置列地址延时２ｓｔａｔｅ＿ｃａｓ＿ｌａｔｅｎｃｙ２
Ｓ１２：读数据ｓｔａｔｅ＿ｒｅａｄ
Ｓ８：到行地址１延时ｓｔａｔｅ＿ｄｅｌａｙ＿Ｔｒａｓ１
Ｓ９：到行地址２延时
ｓｔａｔｅ＿ｄｅｌａｙ＿Ｔｒａｓ２
Ｓ０：ｔＲＰ延时设置ｓｔａｔｅ＿ｄｅｌａｙ＿Ｔｒｐ
Ｓ４：写数据ｓｔａｔｅ＿ｗｒｉｔｅ
ｄｏ＿ｗｒｉｔｅ＝０
ｍｏｄｅｒｅｇ＿ｃａｓ＿ｌａｔｅｎｃｙ！＝“０１０”ｍｏｄｅｒｅｇ＿ｃａｓ＿ｌａｔｅｎｃｙ＝“０１０”
ｄｏ＿ｗｒｉｔｅ＝１ｂｕｒｓｔ＿ｌｅｎｇｔｈ＿ｃｎｔｒ！＝ｍｏｄｅｒｅｇ＿ｂｕｒｓｔ＿ｃｏｕｎｔ
ｒｅｆｒｅｓｈ＿ｃｎｔｒ＝ｃｎｔｒ＿ｌｉｍｉｔ
＆ｐｗｒｕｐ＝１
ｒｅｆｒｅｓｈ＿ｃｎｔｒ！＝
ｃｎｔｒ＿ｌｉｍｉｔｏｒｐｗｒｕｐ＝０
ＣＳ２
ＳＤＣＥＳＤＣＬＫＲＡＳＣＡＳＳＤＷＥＭＡ１～１１
ＢＡ０ＢＡ１ＢＡ２ＤＱＭ０ＤＱＭ１ＤＱＭ２ＤＱＭ３Ｄ０～１５Ｄ１６～３１
ＣＳＣＫＥＣＬＫＲＡＳＣＡＳＷＥＡ０～１０Ａ１１ＢＡ０ＢＡ１linux内核视频教程全套
ＵＤＱＭＬＤＱＭＤ０～１５
ＵＤＱＭＬＤＱＭＤ０～１５
１６Ｍ×８ｂｉｔＳＤＲＡＭ１６Ｍ×８ｂｉｔ
ＳＤＲＡＭ
图２ＳＤＲＡＭ与处理器的接口电路
Ｆｉｇ．２ＣｏｎｎｅｃｔｉｏｎｓｂｅｔｗｅｅｎＳＤＲＡＭａｎｄｐｒｏｃｅｓｓｏｒ
曹新莉，等：基于ＣＰＬＤ与ＳＤＲＡＭ的视频信号采集系统设计
第９期
图５ＳＤＲＡＭ控制器的总体结构框图
Ｆｉｇ．５ＯｖｅｒａｌｌｂｌｏｃｋｄｉａｇｒａｍｏｆＳＤＲＡＭｃｏｎｔｒｏｌｌｅｒ
数据通路模块
数据通路
ＤＡＴＡＩＮ［ＤＳＩＺＥ－１～０］ＣＭＤＡＣＫ
ＡＤＤＲ［ＡＳＩＺＥ－１～０］
ＤＭ［（ＤＳＩＺＥ／８）－１］
ＣＭＤ［１～０］ＤＡＴＡＯＵＴ［ＤＳＩＺＥ］
控制接口模块
命令接口刷新控制Ｒｅｑｕｅｓｔ
ＡＣＫＡＤＤＲＲｅｑｕｅｓｔＡＣＫ
命令模块
仲裁器
命令发生器
ＳＡ［１１～０］ＢＡ［１～０］ＣＳＮ［１～０］ＣＫＥＲＡＳ＿ＮＣＡＳ＿ＮＷＥ＿Ｎ
ＤＯ［ＤＳＩＺＥ－１～０］ＤＱＭ［（ＤＳＩＺＥ／８）－１～０］
ＯＥ
寄存器逻辑的特殊组合［１０－１１］。
状态机的基本操作包括状态机内部状态转换，产生输出信号序列。可以利用摩尔状态机原理，按照ＳＤＲＡＭ的工作时序和步骤，编写其控制器的状态机程序［１２－１３］。
按照ＳＤＲＡＭ的工作模式，可将其划分为１５个状态，即上电Ｓ０，预充电Ｓ１，空闲Ｓ２，刷新Ｓ３，行地址脉冲选通状态设置Ｓ４，行地址脉冲选通状态等待Ｓ５，列地址脉冲选通状态Ｓ６，列地址脉冲选通状态等待１－Ｓ７，列地址脉冲选通状态等待２－Ｓ８，读取数据Ｓ９，写数据Ｓ１０，写数据延时Ｓ１１，状态延时Ｓ１２，自动预充电延时Ｓ１３，工作模式设置状态Ｓ１４。ＳＤＲＡＭ的工作就是在这１５个状态之间转换的。用Ｖｅｒｉｌｏｇ语言可实现这些状态及相互之间的转移关系［１４］。
图４ＳＤＲＡＭ控制器的接口框图
Ｆｉｇ．４ＣｏｎｎｅｃｔｉｏｎｓｏｆＳＤＲＡＭｃｏｎｔｒｏｌｌｅｒ
Ｖｃｃ
主机内
核（微处
理器、微
控制器、
数字信
号处理
器等）
ＳＤＲＡＭ
控制器内核ＳＤＲＡ器件ｃｌｋ
Ａｄｄｘ［２２～
０］ｓｉｚｅ［１～０］
ｄａｔａ＿ｉｎ［３１～０］
ｄａｔａ＿ｏｕｔ［３１～０］
ｒｅａｄｙ－ＷＲ－ＲＤ－ＣＳｍｏｄｅ＿ｓｅｔ＿１ｓｄｒａｍ＿ｂｕｓｙ＿１
ｓｄ＿ａｄｄｘ［１０～
０］ＳＤ＿ＢＡ［１～０］
ｓｄ＿ｄａｔａ［３１～０］
ＳＤ＿ＤＱＭ［３～０］
ｓｄ＿ｃｓ＿１
ｓｄ＿ｗｅ＿１
ｓｄ＿ｃａｓ＿１
ｓｄ＿ｒａｓ＿１ａ［１０～
０］ＢＡ［１～０］
ｄａｔａ［３１～０］
ＤＱＭ［３～０］－ＣＳ
－Ｗ
－ＣＡＳ
－ＲＡＳ
ｃｌｋＣＬＫＥ
ｃｌｋ
３结论
经过Ｖｅｒｉｌｏｇ语言的程序设计以及实际的验证，
ＳＤＲＡＭ工作性能良好。实践表明，用ＣＰＬＤ器件对芯片进行复杂时序的控制设计是准确可行的［１５］。参考文献：
［１］鲍晓宇，施克仁，洪玉萍，等．高速数据采集系统中高速缓存与海
量缓存的实现［Ｊ］．国外电子元器件，２００３（７）：４－７．
ＢＡＯＸｉａｏ－ｙｕ，ＳＨＩＫｅ－ｒｅｎ，ＨＯＮＧＹｕ－ｐｉｎｇ，ｅｔａｌ．ＴｈｅｉｍｐｌｅｍｅｎｔａｔｉｏｎｏｆＡ／Ｄｃａｃｈｅａｎｄｂｕｌｋｍｅｍｏｒｙｉｎｈｉｇｈ－ｓｐｅｅｄｄａｔａａｃｑｕｉｓｉｔｉｏｎｓｙｓｔｅｍ［Ｊ］．ＩｎｔｅｒｎａｔｉｏｎａｌＥｌｅｃｔｒｏｎｉｃＥｌｅｍｅｎｔｓ，２００３（７）：４－７．
［２］ＬＥＥＪｅｕｎｇ－ｊｏｏｎ．ＳｙｎｔｈｅｓｉｚａｂｌｅＳＤＲＡＭｃｏｎｔｒｏｌｌｅｒｃｏｒｅ［ＥＢ／ＯＬ］．
［２００６－１０－３１］．ｈｔｔｐ：∥ｗｗｗ．ｃｍｏｓｅｘｏｄ．ｃｏｍ．［３］ＡｌｔｅｒａＣｏｒｐｏｒａｔｉｏｎ．ＳＤＲＳＤＲＡＭｃｏｎｔｒｏｌｌｅｒｗｈｉｔｅｐａｐｅｒ［ＥＢ／ＯＬ］．
［２００６－１０－３１］．ｈｔｔｐ：∥ｗｗｗ．ａｌｔｅｒａ．ｃｏｍ．
［４］ＭｉｃｒｏｎＴｅｃｈｎｏｌｏｇｙＩｎｃ．１２８ＭＳＤＲＡＭＭＴ４８ＬＣ１６Ｍ８Ａ２ＴＧｄａｔａ
ｓｈｅｅｔ［ＥＢ／ＯＬ］．［２００６－１０－３１］．ｈｔｔｐ：∥ｗｗｗ．ｍｉｃｒｏｎ．ｃｏｍ．［５］王立欣，刘双宝，刘雷．基于ＣＰＬＤ的ＳＤＲＡＭ控制器［Ｊ］．电子
器件，２００４，２７（４）：６７６－６７９．
ＷＡＮＧＬｉ－ｘｉｎ，ＬＩＵＳｈｕａｎｇ－ｂａｏ，ＬＩＵＬｅｉ．ＳＤＲＡＭｃｏｎｔｒｏｌｌｅｒｂａｓｅｄｏｎＣＰＬＤ［Ｊ］．ＣｈｉｎｅｓｅＪｏｕｒｎａｌｏｆＥｌｅｃｔｒｏｎＤｅｖｉｃｅｓ，２００４，２７（４）：６７６－６７９．
［６］段然，樊晓桠，张盛兵，等．基于状态机的ＳＤＲＡＭ控制器的设计
与实现［Ｊ］．计算机工程与应用，２００５（１７）：１１０－１１２．
ＤＵＡＮＲａｎ，ＦＡＮＸｉａｏ－ｙａ，ＺＨＡＮＧＳｈｅｎｇ－ｂｉｎｇ，ｅｔａｌ．ＤｅｓｉｇｎａｎｄｉｍｐｌｅｍｅｎｔａｔｉｏｎｏｆａＦＳＭ－ｂａｓｅｄＳＤＲＡＭｃｏｎｔｒｏｌｌｅｒ［Ｊ］．ＣｏｍｐｕｔｅｒＥｎｇｉｎｅｅｒｉｎｇａｎｄＡｐｐｌｉｃａｔｉｏｎｓ，２００５（１７）：１１０－１１２．［７］李卫，王杉，魏急波．ＳＤＲＡＭ控制器的ＦＰＧＡ设计与实现［Ｊ］
．电
子工程师，２００４，３０（１０）：２９－３２．
ＬＩＷｅｉ，ＷＡＮＧＳｈａｎ，ＷＥＩＪｉ－ｂｏ．Ｄｅｓｉｇｎａｎｄｉｍｐｌｅｍｅｎｔａｔｉｏｎ
ｏｆＳＤＲＡＭｃｏｎｔｒｏｌｌｅｒｂａｓｅｄｏｎＦＰＧＡ［Ｊ］．ＥｌｅｃｔｒｏｎｉｃＥｎｇｉｎｅｅｒ，２００４，３０（１０）：２９－３２．
［８］包明，赵明富，陈渝光．ＥＤＡ技术与数字系统设计［Ｍ］．北京：北
京航空航天大学出版社，２００２．
［９］谭会生，瞿遂春．ＥＤＡ技术综合应用实例与分析［Ｍ］．西安：西
安电子科技大学出版社，２００４．
［１０］褚振勇，翁木云．ＦＰＧＡ设计及应用［Ｍ］．西安：西安电子科技大
学出版社，２００２．
［１１］潘松，黄继业．ＥＤＡ技术使用教程［Ｍ］．北京：科学出版社，２００５．［１２］谭会生，张昌凡．ＥＤＡ技术及应用［Ｍ］．西安：西安电子科技大
学出版社，２００１．
［１３］ＰＡＬＮＩＴＫＡＲＳ．ＶｅｒｉｌｏｇＨＤＬ数字设计与综合［Ｍ］．夏宇闻，胡燕
详，刁岚松，译．北京：电子工业出版社，２００４．
［１４］夏宇闻．Ｖｅｒｉｌｏｇ数字系统设计教程［Ｍ］．北京：北京航空航天大
学出版社，２００５．
［１５］张明．ＶｅｒｉｌｏｇＨＤＬ实用教程［Ｍ］．北京：电子科技大学出版社，
１９９９．
（责任编辑：汪仪珍）
作者简介：
曹新莉（１９７７－），女，陕西西安人，教师，硕士，从事电子设计自动化、嵌入式系统方面的研究（Ｅ－ｍａｉｌ：ｃａｏｘｉｎｌｉ＠２６３．
ｎｅｔ）；
蒋飞（１９８３－），男，广西桂林人，硕士，从事嵌入式系统、Ｌｉｎｕｘ操作系统等方面的研究；
朱
晔（１９７７－），男，黑龙江大庆人，工程师，硕士，从事
计算机、网络与通信、高电压技术、电网等方面的研究。
第２７卷
电力自动化设备
ＤｅｓｉｇｎｏｆｖｉｄｅｏｓｉｇｎａｌａｃｑｕｉｓｉｔｉｏｎｓｙｓｔｅｍｂａｓｅｄｏｎＣＰＬＤａｎｄＳＤＲＡＭ
ＣＡＯＸｉｎ－ｌｉ１，ＪＩＡＮＧＦｅｉ２，ＺＨＵＹｅ３
（１．ＷｕｈａｎＩｎｓｔｉｔｕｔｅｏｆＴｅｃｈｎｏｌｏｇｙ，Ｗｕｈａｎ４３００７３，Ｃｈｉｎａ；
２．ＨｕａｚｈｏｎｇＵｎｉｖｅｒｓｉｔｙｏｆＳｃｉｅｎｃｅａｎｄＴｅｃｈｎｏｌｏｇｙ，Ｗｕｈａｎ４３００７４，Ｃｈｉｎａ；３．ＷｕｈａｎＨｉｇｈＶｏｌｔａｇｅＲｅｓｅａｒｃｈＩｎｓｔｉｔｕｔｅｏｆＳＧＣＣ，Ｗｕｈａｎ４３００７４，Ｃｈｉｎａ）
Ａｂｓｔｒａｃｔ：Ａｖｉｄｅｏｓｉｇｎａｌａｃｑｕｉｓｉｔｉｏｎｓｙｓｔｅｍｉｓｄｅｓｉｇｎｅｄｆｏｒｔｈｅｍｏｎｉｔｏｒｉｎｇｏｆｆｉｅｌｄｅｌｅｃｔｒｉｃａｌｄｅｖｉｃｅｓ，ｗｈｉｃｈｉｓｂａｓｅｄｏｎ３２ＭｅｍｂｅｄｄｅｄｐｒｏｃｅｓｓｏｒＡＴ９１Ｍ４０８００，ｗｉｔｈＡＲＭ７ＴＤＭａｓｉｔｓｋｅｒｎｅｌ．ＴｈｅｃｏｎｔｒｏｌｏｆＳＤＲＡＭｉｓｉｎｔｒｏｄｕｃｅｄｉｎｄｅｔａｉｌ．ＡｇｅｎｅｒａｌＳＤＲＡＭｃｏｎｔｒｏｌｌｅｒｉｓｄｅｓｉｇｎｅｄｕｓｉｎｇＣＰＬＤ（ＣｏｍｐｌｅｘＰｒｏｇｒａｍｍａｂｌｅＬｏｇｉｃＤｅｖｉｃｅ）．Ａｐｐｌｙｉｎｇｔｈｅｄｅｓｉｇｎｃｏｎｃｅｐｔｏｆｓｔａｔｅｍａｃｈｉｎｅ，ｔｈｅｔｉｍｅｓｅｑｕｅｎｃｅｃｏｎｔｒｏｌｐｒｏｇｒａｍｉｓｄｅｓｉｇｎｅｄｗｉｔｈＶｅｒｉｌｏｇｈａｒｄｗａｒｅｄｅｓｃｒｉｐｔｉｏｎｌａｎｇｕａｇｅ．ＳｉｍｕｌａｔｉｖｅｗａｖｅｆｏｒｍｓｆｏｒｒｅａｄｉｎｇａｎｄｗｒｉｔｉｎｇＳＤＲＡＭａｒｅｐｒｅｓｅｎｔｅｄ，ｗｉｔｈｒｅａｓｏｎａｂｌｅｔｉｍｅｓｅｑｕｅｎｃｅａｎｄｃｏｒｒｅｃｔｌｏｇｉｃ．Ｋｅｙｗｏｒｄｓ：
ＳＤＲＡＭｃｏｎｔｒｏｌｌｅｒ；ｓｔａｔｅｍａｃｈｉｎｅ；ｖｉｄｅｏｓｉｇｎａｌ；ＣＰＬＤ
０引言
随着国民经济的发展和现代化水平的提高，用户对电能质量的要求愈来愈高，这就对配电自动化（ＤＡ）水平提出了更高的要求。作为配电自动化系统（ＤＡＳ）的基础，馈线自动化终端（ＦＴＵ）在配电自动化的实现中起到了关键性的作用。目前，常规的ＦＴＵ种类繁多，提供的接口和功能各不相同，数据格式也是多种多样，设备间不能共享信息，数据的一致
性难以保证，这就是所谓“
自动化孤岛”问题。这种现象不仅造成了软、硬件设备的重复投资，还增加了系统的运行维护成本。因此，采用ＩＥＣ６１８５０标准，设计一种新型的智能电子设备（ＩＥＤ）作为馈线系统的终端设备，可以具有以下优点：不同厂商产品之间可实现互操作性，自动化功能要求与系统规模及运行条件无关；不同厂商的产品功能可以任意配置并具有清晰的配置结构；ＩＥＣ６１８５０标准将是电力系统今
后很长一段时间内的主流标准，ＩＥＤ产品可在较长时间内适用［１］。ＩＥＣ６１８５０标准的核心在于互操作性（即同一厂商或不同厂商的多个ＩＥＤ要具有交换信息并使用这些信息进行协同操作的能力［２］），采用ＩＥＣ６１８５０标准的配电线路保护ＩＥＤ设计具有强大的通信能力和互操作能力，可实现ＩＥＤ设备之间的可靠通信和快速互动，提高配电网的可靠性水平［３］。
１基于ＩＥＣ６１８５０的ＤＡＳ结构［４－５］
ＩＥＣ６１８５０变电站通信网络和系统标准作为国际电工委员会（ＩＥＣ）确定的未来统一的电力系统无
缝通信协议体系，对解决信息转化和信息瓶颈问题具有无可比拟的优势。ＤＡＳ主要是借鉴了ＩＥＣ６１８５０体系中的间隔层和过程层的概念，变电站层即为配电监控总站，间隔层采用ＦＴＵ作为ＩＥＤ，间隔层与变电站层之间的通信方式将采用标准以太网方式（ＴＣＰ／ＩＰ）［６］。其结构如图１所示。
由图１可看出，间隔层ＩＥＤ（即线路保护与测控ＩＥＤ）需要直接联上以太网，从而避免间隔层ＩＥＤ经
基于ＩＥＣ６１８５０的配电线路保护ＩＥＤ设计
徐
斌，刘子英
（华东交通大学电气与电子工程学院，江西南昌３３００１３）
摘要：为实现配电自动化系统（ＤＡＳ）中的信息共享和智能电子设备（ＩＥＤ）之间的互操作性能，在
ＩＥＣ６１８５０标准的基础上，结合嵌入式技术，设计了新型的馈线自动化终端设备模型，并对其在ＤＡＳ
的应用做了一定的探讨。在对该设备各主要模块功能分析的基础上，将各模块功能分解为多个逻辑节点的组合，实现系统的功能建模和系统建模，搭建了ＩＥＤ的“ＡＲＭ＋ＤＳＰ”双ＣＰＵ结构硬件平台；在对ＩＥＣ６１８５０标准的信息分层、面向对象的数据对象统一建模、数据自描述和抽象通信服务接口（ＡＣＳＩ）及特定通信服务映射（ＳＣＳＭ）等概念分析的基础上，提出了基于以太网并符合ＩＥＣ６１８５０标准的ＩＥＤ通信模型。
关键词：配电自动化系统；智能电子设备；ＩＥＣ６１８５０；互操作性；面向对象中图分类号：ＴＭ７７３
文献标识码：Ｂ
文章编号：１００６－６０４７（２００７）０９－０１０３－０４收稿日期：２００７－０２－０８；修回日期：２００７－０３－
１４
电力自动化设备
ＥｌｅｃｔｒｉｃＰｏｗｅｒＡｕｔｏｍａｔｉｏｎＥｑｕｉｐｍｅｎｔ
Ｖｏｌ．２７Ｎｏ．９Ｓｅｐｔ．２００７
第２７卷第９期２００７年９月
!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。