华侨大学电子工程系
IC 工艺及版图设计 课程实验（四）
数字逻辑单元版图设计
华侨大学厦门专用集成电路系统重点实验室 -2010-
IC 工艺及版图设计课程实验四 数字逻辑单元版图设计 一、实验目的
1.掌握使用 Cadence Virtuoso XL 版图编辑软件进行数字逻辑单元版图设计 2.掌握使用 PDK 进行版图设计提高设计效率 3.掌握数字逻辑单元版图布局 4.掌握 Dracula 进行 LVS 版图验证方法
二、实验软件：
Cadence IC 5141 Virtuoso XL
三、实验要求：
实验前请做好预习工作，实验后请做好练习，较熟练地使用 PDK 进行版图编辑，并掌握 Dracula 进行 DRC & LVS 验证的方法，验证版图设计的正确性。 IC 工艺及版图设计课程实验四 教学任务 数字逻辑单
electronic去掉ic是什么元电路版图设计 专业能力： 教学目标 1. 掌握使用 PDK 提高版图布局设计效率 2. 掌握数字逻辑电路版图布局 3. 掌握 Dracula 进行 LVS 验证 教学内容 重点 难点 1. Cadence Virtuoso 进行数字逻辑单元版图设计 2. Dracula 进行 DRC & LVS 验证 数字逻辑单元电路版图设计及 Dracula 验证 数字逻辑单元电路版图设计及 Dracula 验证 学时 2
华侨大学电子工程系（The Department of Electronic Engineering Huaqiao University）1 华侨大学厦门专用集成电路系统重点实验室
第一部分 实验演示部分
前面的实验中我们已经学习了 MOSFET 的基本版图结构。 在本次课程实验中将通过使用代 工厂提供的 PDK（Process Design Kit）来辅助我们进行版图的设计。PDK 就是一系列技术档 案， 提供全定制 IC 设计时所需的基础架构元素, 如参数化单元库(PCell)、 设计规则(rule decks)、 仿真模型及其他更多项目。 PDKs 都是针对个别晶圆厂与制程组合而建立的， 以确保所有元素 能够密切配合。在本次实验中我们主要进行数字逻辑单元版图的布局设计，并学习使用 Dracula 进行设计规则检查以及进行版图和原理图的对照，验证自己设计的版图的正确性。在 进行本次实验前请确认已经掌握 DiVA DRC 和 DiVA Extract 的使用方法。 为了试验顺利进行请先在 Layout Editing 视窗中选择 Options-Display…查看显示分辨 率是否是 0.1（或 0.05） 。 在本次实验中将进行反相器、两输入与非门、两输入或非门的版图设计。设计的单元版 图将下次实验中作为构成较复杂数字功能电路的组成单元。
1.1 使用 Virtuoso XL 辅助版图布局
在本步骤中，我们将介绍从使用 Virtuoso XL 从原理图中导出版图，辅助进行布局布线 设计的方法。 ①使用 Library Manager 窗口，打开已经存在的 Schematic。 方法：打开设计的原理图所存在的路径，如 Digital-NAND2-Shcematic，右键 Open。
华侨大学电子工程系（The Department of Electronic Engineering Huaqiao University）2 华侨大学厦门专用集成电路系统重点实验室
②从原理图产生版图 在 Schematic 编辑窗口中选择 Tools-Design Synthesis-Layout XL
华侨大学电子工程系（The Department of Electronic Engineering Huaqiao University）3 华侨大学厦门专用集成电路系统重点实验室
③新建版图请选择”Create New”打开已经存在的版图打开”Open Existing”。
在此我们新建版图，选择 Creat New 弹出新建版图文件的相关信息，这个可以不用管， 直接 OK。
④生成版图编辑的界面，完成之后请在版图编辑界面查看 Options，将显示解析度设置 为 0.05.（请确认，否则，以后调用版图可能会无法对齐） 。
华侨大学电子工程系（The Department of Electronic Engineering Huaqiao University）4 华侨大学厦门专用集成电路系统重点实验室

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。