8位10进制计数器实验报告
一、 实验目的
● 学习时序逻辑电路
● 学会用verilog语言设计时序逻辑电路
● 掌握计数器的电路结构
● 掌握数码管动态扫描显示原理
二、 实验内容
实现一个8bit十进制（BCD码）计数器
端口设置：
用拨动开关实现复位和使能
LED灯来表示8位数据
用数码管显示16进制的八位数据
1. 复位时计数值为8‘h0
2. 复位后，计数器实现累加操作，步长为1，逢9进1，,计数值达到8‘h99后，从0开始继续计数
3. 使能信号为1时正常计数，为0时暂停计数，为1时可继续计数。
4. 每0.5s计数值加1
5. 8位的结果显示在LED灯上，其中LED灯亮表示对应的位为1，LED灯灭表示对应的灯为0
6. 用isim进行仿真，用forever语句模拟时钟信号输入，并给变量赋值仿真initial语句。
7. 用7段数码管的后两位显示16进制下8位结果。
三、 实验结果
烧写结果：
拨动reset开关到1时，LED灯显示10010000,7段数码管显示“90”。
之后拨动WE开关呢，开始计数，LED开始变化并且7段数码管开始计数。从99后到达00，LED重新开始从00000000开始亮，且数码管重新从00开始计数。
之后拨动WE开关，暂停计数，LED暂停亮灭，七段数码管暂停变化，WE拨回1，继续计数。
拨动复位信号时，无视WE信号，直接复位。
仿真结果：h5平台源码下载
当输入reset信号时波形变化如下
当达到一个扫描信号的周期时的波形如下
当达到一个以上计数信号的周期时的波形
实验分析：
实验总体结构和模块间关系如图所示：（其中还需要补上使能信号）
实验原理：
由于要求实现数码管和LED灯的显示，先考虑LED灯，可以直接由8位输出信号控制，而数码管需要同时显示两个不同的数字，需要时分复用，即快速的交替显示十位和个位，利用人眼的视觉暂留来达到同时显示。这样就需要两种不同的频率信号。一种是每0.5s一次，作为计数信号，用脉冲生成器生成，另一种是1ms一次的扫描信号，用降频器生成，将计数信号输入计数器来计数，并将计数的值和扫描信号同时输入扫描显示模块。在扫描显示模块里用一个变量值在0和1间交替来指导选择信号选择数码管的不位数。交替的条件是收到扫描信号。7段数码管和LED灯都与计数值的变量相连即可实现。
实现细节
1. 首先写一个脉冲生成器（div.v），每0.5s输出一次计数脉冲cnt
2. 写一个计数器（cnt.v）设置一个8位计数变量，分成两个4位变量dnum（十位）和num （个位）。如果接受到rst信号，则将计数变量置成x90.否则每次接受到计数信号，将计数变
量的值增1,（同时考虑进位和回到x00的情况）
3. 写一个扫描信号生成器（scan.v），每1ms生成一次扫描信号
4. 写一个显示器（display.v），设置对数码管位数的4位选择信号sel和led灯的控制变量dnum（高4位）和num（低四位）。设置seg作为7段数码管的控制变量。设置一个中间变量a（初值0），如果接受到scan信号，将a 0变1或1变0.如果a为0，sel为x1101，显示数码管十位，如果a为1，sel为x1110，显示数码管个位。
5. 以上各个模块均由时钟信号控制。
6. 写一个top模块综合以上模块。
附录（源代码）：
Div.v模块：
module div(
input clk,
input rst,
output reg cnt
);
reg [25:0] cnt_div;
always@(posedge clk or posedge rst)
begin
if(rst)
cnt_div<=26'b0;
else if(cnt_div==26'd49_999_999)
cnt_div<=26'b0;
else
cnt_div<=cnt_div+26'b1;
end
always@(posedge clk or posedge rst)
begin
if(rst)
cnt<=1'b0;
else if(cnt_div==26'd49_999_999)
cnt<=1'b1;
else
cnt<=1'b0;
end
endmodule
cnt.v模块：
module cnt(
input clk,
input WE,
input rst,
版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。
发表评论