(19)中华人民共和国国家知识产权局
(12)发明专利说明书 | ||
(10)申请公布号 CN 103281071 A (43)申请公布日 2013.09.04 | ||
(21)申请号 CN201310251991.6
(22)申请日 2013.06.21
(71)申请人 上海中科高等研究院
地址 201210 上海市浦东新区海科路99号
(72)发明人 章琦 汪宁 袁盾山 汪辉 陈杰
(74)专利代理机构 上海一平知识产权代理有限公司
代理人 成春荣
(51)Int.CI
H03K19/0944
H03K21/00
权利要求说明书 说明书 幅图 |
(54)发明名称
锁存器及包括该锁存器的分频器电路 | |
(57)摘要
本发明涉及半导体器件，公开了一种锁存器及包括该锁存器的分频器电路。本发明中，该锁存器在同一条电流通路上实现了两对差分信号的处理，实现了电流的复用，节省了芯片面积，降低了功耗。在分频器电路中使用上述锁存器，相对于传统分频器电路，将使用一半的锁存器实现相同的功能，节省面积，降低功耗，同时由于电路结构简单，可以大幅提高输出信号的相位正交性和幅度匹配性，提高电路的性能，并且在反馈通路上，多加几级锁存器，就可以非常容易地扩展成不同分配模式的分频器，可扩展性好。 | |
法律状态
法律状态公告日 | 法律状态信息 | 法律状态 |
权 利 要 求 说 明 书
1.一种锁存器，其特征在于，包括差分输入级电路和输出比较级电路；
所述差分输入级电路包括：
第一差分对管，该第一差分对管以数据输入信号和互补数据输入信号作 为输入信号，并输出互补数据输出信号和数据输出信号；
第一、第二负载，连接在电源与所述第一差分对管的两个第一极之间；
复用差分对管，包括第二差分对管和第三差分对管，所述第二、第三差 分对管均分别用于通过两对正交的差分信号控制第一差分对管和输出比较 级电路与地之间的电流通
路；
所述输出比较级电路包括：
交叉耦合正反馈电路，对所述差分输入级电路的输出信号进行整形输 出。
2.根据权利要求1所述的锁存器，其特征在于，所述第一差分对管包 括第一金属氧化物半导体MOS晶体管和第二MOS晶体管，且所述第一、 第二MOS晶体管的栅极分别连接所述数据输入信号和所述互补数据输入信 号，所述第一、第二MOS晶体管的第一极分别输出互补数据输出信号和数 据输出信号，第二极连接在一起。
3.根据权利要求2所述的锁存器，其特征在于，所述第一、第二负载 为有源负载或无源电阻，连接于所述第一差分对管两个第一极与电源之间， 且所述第一、第二负载阻抗值相等。
4.根据权利要求2所述的锁存器，其特征在于，所述交叉耦合正反馈 电路包括第三MOS晶体管和第四MOS晶体管，所述第三MOS晶体管的 栅极和第四MOS晶体管的第一极连接在一起，并连接至第二MOS晶体管 的第一极；
所述第四MOS晶体管的栅极和第三MOS晶体管的第一极连接在一起， 并连接至第一MOS晶体管的第一极；
所述第三、第四MOS晶体管的第二极连接在一起。
5.根据权利要求1所述的锁存器，其特征在于，所述复用差分对管中， 第二差分对管包括第五MOS晶体管和第六MOS晶体管，且所述第五、第 六MOS晶体管的栅极分别连接第一触发信号和第二触发信号，第五、第六 MOS晶体管的第一极分别连接第一、第二MOS晶体管的第二极，第五、 第六MOS晶体管的第二极均接地；
第三差分对管包括第七MOS晶体管和第八MOS晶体管，且所述第七、 第八MOS晶体管的栅极分别连接第一互补触发信号和第二互补触发信号， 第七、第八MOS晶体管的第一极分别连接第三、第四MOS晶体管的第二 极，第七、第八MOS晶体管的第二极均接地。
6.根据权利要求5所述的锁存器，其特征在于，所述第一触发信号和 第一互补触发信号为一对差分信号，所述第二触发信号和第二互补触发信号 为一对差分信号，且所述第一触发信号和第二触发信号为正交信号。
7.根据权利要求2至6中任意一项所述的锁存器，其特征在于，所述 MOS晶体管均为NMOS晶体管，其第一极为漏极，第二极为源极；或所述 MOS晶体管均为PMOS晶体管，其第一极为源极，第二极为漏极。
8.根据权利要求7所述的锁存器，其特征在于，还包括第九MOS晶 体管，该第九MOS晶体管串联于复用差分对管与地之间，该第九MOS晶 体管的第二极接地，第一极与所述复用差分对管中第五、第六、第七、第八 MOS晶体管的第二极连接，该第九MOS晶体管的栅极作为偏压端接偏置 电压信号。
9.一种分频器电路，其特征在于，包括至少两个如权利要求7所述的 锁存器，每个锁存器包括数据信号输入端，互补数据信号输入端，第一、第 二触发信号输入端，第一、第二互补触发信号输入端，数据信号输出端和互 补数据信号输出端；
各第一触发信号输入端接第一触发信号，各第一互补触发信号输入端接 第一互补触发信号；
各第二触发信号输入端接第二触发信号，各第二互补触发信号输入端接 第二互补触发信号；
各锁存器相互串联，一锁存器的数据信号输出端、互补数据信号输出端 分别与另一锁存器的数据信号输入端、互补数据信号输入端相连接，形成正 反馈电路；其中一个锁存器的数据信号输入端、互补数据信号输入端分别输 出第一互补数据输出信号、第一数据输出信号，该锁存器的数据信号输出端、 互补数据信号输出端分别输出第二互补数据输出信号、第二数据输出信号；
所述第一触发信号与所述第二触发信号为正交信号。
10.一种分频器电路，其特征在于，包括至少两个如权利要求8所述 的锁存器，每个锁存器包括数据信号输入端，互补数据信号输入端，第一、 第二触发信号输入端，第一、第二互补触发信号输入端，数据信号输出端、 互补数据信号输出端和偏压端；
各第一触发信号输入端接第一触发信号，各第一互补触发信号输入端接 第一互补触发信号；
各第二触发信号输入端接第二触发信号，各第二互补触发信号输入端接 第二互补触发信号；
各偏压端接偏置电压信号；
版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。
发表评论