(19)中华人民共和国国家知识产权局
31省新增24例输入(12)发明专利说明书 | ||
(10)申请公布号 CN 103427830 A (43)申请公布日 2013.12.04 | ||
(21)申请号 CN201310343048.8
(22)申请日 2013.08.08
(71)申请人 南京邮电大学
地址 210003 江苏省南京市鼓楼区新模范马路66号
(72)发明人 张长春 高宁 方玉明 郭宇锋 刘蕾蕾
(74)专利代理机构 南京经纬专利商标代理有限公司
代理人 叶连生
(51)Int.CI
H03L7/07
H03L7/085
权利要求说明书 说明书 幅图 |
(54)发明名称
一种具有高锁定范围的半盲型过采样时钟数据恢复电路 | |
(57)摘要
本发明公开了一种具有高锁定范围的半盲型过采样时钟数据恢复电路,主要用来提高半盲型过采样数据恢复电路的适用范围,避免过多连续字时数据恢复产生误码。所述的半盲型过采样时钟数据恢复电路包括由多路平行过采样电路(11)和鉴频器FD(12)构成的接收器(1);滤波整形电路(21)、边沿检测电路(22)、数据恢复电路(23)、相位信息电路(24)、字节调整电路(25)和频率/相位调整电路(26)构成的数据恢复与频相控制电路(2),由多相位VCO电路(31)、LPF电路(32)和DAC电路(33)构成的反馈电路(3)。经过调整使得采样时钟的频率恰好可以对输入数据进行采样,实现锁定,进而完成时钟数据恢复。 | |
法律状态
法律状态公告日 | 法律状态信息 | 法律状态 |
权 利 要 求 说 明 书
1.一种具有高锁定范围的半盲型过采样时钟数据恢复电路,其特征在于所述的半盲型过采样时钟数据恢复电路包括由多路平行过采样电路(11)和鉴频器FD(12)构成的接收器(1);滤波整形电路(21)、边沿检测电路(22)、数据恢复电路(23)、相位信息电路(24)、字节调整电路(25)和频率/相位调整电路(26)构成的数据恢复与频相控制电路(2),由多相位VCO电路(31)、LPF电路(32)和DAC电路(33)构成的反馈电路(3);
鉴频器FD(12)的输入端与输入信号Din连接,输出信号up连接到频率/相位调整电路(26)的输入端,频率/相位调整电路(26)的输出端顺序通过DAC电路(33)、LPF电路
(32)、多相位VCO电路(31),最后将多相位VCO电路(31)的输出连回鉴频器FD(12)组成粗调环路;多路平行过采样电路(11)的输入端与输入信号Din连接,输出端连接滤波整形电路(21),滤波整形电路(21)输出端连接边沿检测电路(22),边沿检测电路(22)输出端的一路顺序连接相位信息电路(24)、频率/相位调整电路(26)、DAC电路(33)、LPF电路(32)、多相位VCO电路(31),最后将多相位VCO电路(31)连回多路平行过采样电路(11)组成细调环路;另一路顺序连接数据恢复电路(23)、字节调整电路(25)完成数据恢复。
2. 按照权利要求1所述的具有高锁定范围的半盲型过采样时钟数据恢复电路,其特征在于所述鉴频器电路FD(12)包括顺序连接的D触发器D1、D2、D3、D4、D5以及反相器I1;输入信号Din接触发器D1的电平输入端,触发器D1的信号输入端D接自身输出端,输出端Q接触发器D2的输入端D,触发器D2的输出端Q接触发器D3的输入端D,触发器D3的输出端Q接触发器D4的输入端D,触发器D4的输出端Q连接在触发器D5的电平输入端,反相器I1的输入端连接在触发器D2的输出端Q,反相器I1的输出端连接在触发器D5的输入端D,最后,将时钟信
号Clk连接至触发器D2、D3、D4的电平输入端。
说 明 书
<p>技术领域
本发明涉及半导体集成电路设计技术领域,特别是涉及用于串行通信的时钟数据恢复电 路(CDR)。
背景技术
时钟数据恢复电路(CDR)作为接收端的重要组成部分,它负责从高速的串行数据中提 取同步信息,并利用这个同步信息对串行信号采样恢复出正确的数字信号,并对数据实现串 并转换。一般而言,串行数据在发送端发送到传输介质上时,数据信号的特性比较理想。而 在接收端,通过传输介质到达的数据信号被外界噪声和干扰叠加了。接收端在从串行数据中 提取数据时,必须选择最佳的采样判决时刻,从而保证最小的误码率。针对这样的情况,数 据恢复电路必须具备一定的抖动容限和抑制噪声、干扰的能力,高锁定范围的时钟数据恢复 电路可以应对不同输入数据率的时钟数据恢复,电路的应用范围就会十分广泛,应用成本就 很小。
半盲型过采样时钟数据恢复电路就是将相位跟踪型CDR和过采样型结合起来,过采样 型CDR取代了相位跟踪型CDR中的采样器。这样可以克服相位跟踪型CDR的采样时间限 制。
一般半盲型过采样时钟数据恢复电路基本结构就是如此,输入信号Din直接连接至多路 平行过采样模块,然后经过环路进行频率锁定以及数据恢复。JournalOfSolid-StateCircuits 上于2007年发表的A3.2Gb/sCDRUsingSemi-BlindOversamplingtoAchieveHighJitter Tolerance和A40–44Gb/s3×OversamplingCMOSCDR/1:16DEMUX以及JOURNALOF SELECTEDTOPICSINQUANTUMELECTRONICS上于2010年发表的5/10-Gb/sBurst-Mode ClockandDataRecoveryBasedonSemiblindOversamplingforPONs:Theoreticaland Experimental可以看到,这些半盲型过采样时钟数据恢复电路的结构基本类似,而所获得的数 据率锁定范围分别是1.9Gbps-3.5Gbps、39.96Gbps-44.42Gbps、242M,可以看到,相对于其 可恢复的最高数据率而言,所得到的锁定范围并不高。
发明内容
发明目的:针对上述现有存在的问题和不足,本发明的目的是提供一种具有高锁定范围
的半盲型过采样时钟数据恢复电路,在一般半盲型过采样时钟数据恢复电路的多路平行过采 样之前,加上一个鉴频器(FD),组成双环结构,使之完成对VCO的先粗调,后微调,最终完 成频率锁定以及数据恢复,使电路获得极高的锁定范围。
技术方案:本发明的一种具有高锁定范围的半盲型过采样时钟数据恢复电路包括由多路 平行过采样电路和鉴频器FD构成的接收器;滤波整形电路、边沿检测电路、数据恢复电路、 相位信息电路、字节调整电路和频率/相位调整电路构成的数据恢复与频相控制电路,由多相 位VCO电路、LPF电路和DAC电路构成的反馈电路,
版权声明:本站内容均来自互联网,仅供演示用,请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198,我们将在24小时内删除。
发表评论