MAX+PLUS II讲课内容
简介：
Max+plusⅡ是Altera公司提供的FPGA/CPLD（现场可编程门阵列/复杂可编程逻辑器件）开发集成环境，Altera是世界上最大可编程逻辑器件的供应商之一。Max+plusⅡ界面友好，使用便捷，被誉为业界最易用易学的EDA（电子设计自动化，Electronic Design Automation)软件。在Max+plusⅡ上可以完成设计输入、元件适配、时序仿真和功能仿真、编程下载整个流程，它提供了一种与结构无关的设计环境，是设计者能方便地进行设计输入、快速处理和器件编程。设计电路—波形仿真—编程下载。（QUARTUS Ⅱ）
一. 安装MAX+PLUS II
二. 安装注册文件(选主菜单Options/License Setup)
三. 设计电路
1. 建立新文件（*.gdf）
(1) 选File/New，再选Graphic Editor file选择图形输入，选扩展名 .gdf
(2) 选File/Save(AS)，输入文件名，然后OK保存该文件
2. 建立新项目
(1) 选File/project-Name输入与建立的文件名相同的项目名，扩展名.acf。；或者在编译图形文件之前，在该图形文件状态的主菜单中点击“File-Project-Set Project to Crrent File”切换项目到新的文件下，此时如果还没有项目文件，就在弹出的对话框中输入一个文件名。建立多个文件时，在编译每一个文件前必须要这样做。
(2) 按OK保存文件
3. 输入电路原理图
(1) 在MAX+PLUS Ⅱ软件平台中，有丰富的基本符号和已建立好的宏库，用户可以在电路设计时直接调用它们。在c：\max2work\maxlib\子目录中，共有四个目录存在符号库，即子目录下是一个库，有prim、mf、mega_lpm、edif。
库 名
说 明
Prim库
包括基本的逻辑单元电路和符号，基本类库
Mf库
宏功能库，包括74系列逻辑宏功能符号，小规模电路如74161、74151、74194等
Mega_lpm库
参数化模块库，规模很大的模块，因此称为兆功能模块，库中的模块都由AHDL（A：ALTERA）语言编写，包括参数化模块（如CSDPRAM、CSFIFO、PARALLEL_ADD 、LPM_RAM_DQ等等）
Edif库
(Electronic Data Interchange Format) 电子数据交换格式
(2) 输入元件逻辑功能符号
1 在图形编辑窗口空处，快速双击鼠标左键，则在屏幕出现符号输入对话框或单击鼠标右键，在浮动菜单上选“Enter Symbol”项。
2 在Symbol Name窗口处直接输入，如74161；或者双击Symbol Libraries窗口中的mf，选74161，然后OK。
3 MAX+PLUS Ⅱ提供了良好的在线帮助，若要了解所调元器件的逻辑功能，用鼠标左键单击快捷方式，然后在选定的元器件上用鼠标左键单击即可。
4 输入新的符号，重复上述过程。
(1) 建立元件间连线
    注意：可选Option菜单中的Rubberbanding，在这它称为橡皮筋。当用户移动某个元件时，连线将和元件一起移动，可保证逻辑正确，若不选橡皮筋功能，则仅仅是被激活的元件移动。
(2) 给输入、输出引脚命名
更改输出信号引脚名，在INPUT或OUTPUT上PIN—NAME处鼠标左键双击，然后输入新名。如相同的一组输入信号的引脚名称可统一命名为input[7..0]flex软件或单独命名为input7-input0、或input[7]-input[0]。
(3) 给结点命名（可以不需要）
先选中结点线，单击鼠标右键，在浮动菜单上选“Enter Node/Bus mane”项，然后在点击处输入名字，该名可与相应的输入或输出引脚同名，并且可独立放置于该窗口上。如相同的一组节名称可统一命名为node[7..0]或单独命名为node7-node0、或node[7]-node[0]。
(4) 数组、节点、总线、网络标号和连线器件的使用
    ·数组与总线  如果输入输出为总线结构的，一般用数组表达，如8位输入总线表达为a[7..0]，数组或总线之间的连接用粗实线。
·节点与网络标号  网络标号是由字符或字符串组成的代表节点的一组符号，在电路中相同的网络标号在电气上是连接的，而并不管它们之间是否有真正的连线。
·连线器件  连线器件（wire） 在电路中的作用是可以将节点或总线重新命名，连线器件没有真正的逻辑行为。
·数组、节点、单线、总线、网络标号和连线器件的综合使用如下图
总线结构图
(5) 选File/Save，保存文件
4. 编译项目
选MAX+PLUS II-Compiler，点击START，开始编译。在编译过程中，如果有任何信息、错误和警告消息，都将自动显示在自动打开的Message –Compiler窗口中。在编译状态，可以选选择功能仿真模式(functional simulation mode)和时序仿真模式(timing simulation mode)，只需要在COMPILER窗口的主菜单栏上的选“Processing”中选择相应模式，即“Functional SNF Extractor”或“Timing SNF Extractor”即可。
如果窗口上打开多个图形文件，需要编译某个时，先将该图形文件到（顶层显示），然后，设置Project到该图形文件，选菜单File，然后选Set Project to Current File，再编译。
功能仿真包含内容Functional SNF Extractor：
Compiler Netlist Extractor：编译器网表提取器
DataBase Builder：      数据库建库器
Functional SNf Extractor： 功能网表文件提取器，又称功能模拟器网表文件生成器
时序仿真包含内容Timing SNF Extractor：
Compiler Netlist Extractor：编译器网表提取器
DataBase Builder：      数据库建库器
Logic Synthesizer：      逻辑综合器
Partitioner：            分配器、划分器
Fitter：                  适配器、试配器
Timing SNF Extractor：    时间网表文件提取器，又称时序模拟的模拟器网表文件生成器

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。