Quartus软件概述
QuartusII软件是Altera公司最新版本的EDA开发软件，支持APEX系列、Cyclone系列、Stratix系列和Excalibur系列等新型系列器件的开发。含有工作组计算、集成逻辑分析仪、EDA工具集成、多过程支持、增强重编译和IP集成等特性。支持百万门级的设计，支持高速I/O设计，具有更强的设计能力和更快的编译速度。QuartusII开发软件为可编程片上系统（SOPC）设计提供了一个完整的设计环境。无论是使用个人电脑、NUIX或Linux工作站，QuartusII都提供了方便设计、快速编译处理以及编程功能。
QuartusII输入的设计过程可分为创建工程、输入文件、项目编译、项目校验和编程下载等几个步骤。
1文本输入的设计过程
现通过一个简单设计实例说明Quartus的基本文本设计过程。
例：用硬件描述语言VHDL设计一个2 输入与非门，
设计放d:\ nand2_lab1目录下，工程文件名为nand2_lab1 。
先打开“我的电脑”，在D盘新建名为“nand2_lab1”文件夹。
1、 创建工程文件
利用QuartusII软件创建工程向导（New Project Wizard）创建一个新工程。步骤如下：
1） 打开QuartusII6.0软件界面，在“文件”菜单下选择“New Project Wizard”，点击“next”后弹出如图1.1对话框
图1.1  New Project Wizard对话框第一页
点选第一行右侧的“…”选择工程目录为“d:\ nand2_lab1”，在第二行输入项目名称： nand2_lab1，第三行默认把项目名设为顶层文件名，点击“next”，
2)新建项目向导第二页，如图1.2，该窗口可为项目添加已经编辑好的程序文件，默认为空，点击“next”，
图1.2  New Project Wizard对话框第二页
3)新建项目向导第三页，如图1.3，该窗口可以选择FPGA硬件信息，在Family下拉框内选
择“FLEX10K”，在Avaliable devices窗口选择芯片型号为：EPF10K20RC208-4，其它选项默认。点击“next”
图1.3  New Project Wizard对话框第三页
4)新建项目向导第四页，如图1.4，该窗口用来添加第三方EDA工具软件参与综合、仿真、时序分析等工作，本实验默认不选，点击“next”
图1.4  New Project Wizard对话框第四页
5)新建项目向导第五页，如图1.5，
图1.5  New Project Wizard对话框第五页
该窗口为建立的项目信息，点击“flex软件Finish”项目建立完毕。
建立工程后，可以使用Assignments菜单下的settings对话框对工程设置进行修改。
2、 输入文本文件
新建VHDL文本文件：在QuartusII管理器界面中选择菜单，或单击新建文件按钮，出现New对话框，在对话框Device Design Files中选择VHDL File。点击ok按钮，打开编辑器。在文本编辑器窗口下，编辑输入2输入与非门的VHDL程序。如图1.6所示。
图1.6 新建设计文件选择窗口和文本编辑窗口
2输入与非门VHDL程序：
QuatusII还提供了文本文件编辑模板，使用模板可快速准确地创建VHDL文本文件，避免语法错误，提高编辑效率。选择菜单Edit\Insert Template…, 打开Insert Template对话框，点击右侧LanguageTemplate栏目打开VHDL，VHDL栏目下显示出所有VHDL的程序模板，选择合适的模板，并在此基础上进行修改。
编辑完毕后保存，文件名保存为“naud2_lab1” VHDL文件的扩展名为.vhd。
QuartusII支持多种硬件描述语言，不同的硬件描述语言编写的文件扩展名不同，如AHDL
文件扩展名为.tdf，Verilog HDL文件扩展名为.v，VHDL文件的扩展名为.vhd。
（注：文件名必须与程序中实体名一致）
保存文件时，选中“Add file to current project”选项，添加当前文件到项目。
添加或删除与当前项目有关的文件的具体操作：
添加文件：如果希望将存放在别处的文件加入到当前的设计项目中，选择菜单Assignments\Settings…，打开如图所示的Settings对话框。
图1.7 将文件加入到当前的设计项目中
在Settings对话框左侧的Cagegory栏目下选择Files项，通过右边File Name栏的“…”按钮查文件选项，点击Add按钮添加文件。Add All按钮的作用是将当前目录下的所有文件添加到项目中。
删除文件：如果希望将当前项目中的文件从项目中删除，首先选中待删除文件，Remove按钮则被激活，点击Remove按钮即可。
其它功能设置：在Settings对话框下，除了可以进行设计项目的文件设置外，还可以进行与设计有关的各种其它功能设置，如：库Libraries、器件Device、EDA工具EDA Tool、编译Compilation、分析与综合Analysis & Synthesis、定时分析Time Analysis、仿真Simulator、配置 Fitting等设置。
3.设计项目编译
保存文件后，选择“Project”菜单，点击“Set as Top-Level Entity”项，把当前文件设置为顶层实体。
（注：Quartus环境下所有操作（综合、编译、仿真等）都只对顶层实体进行，所以编辑任何程序前，必须先设置该选项，把当前要编译的文件设置为顶层实体后，才能对该文件进行编译等操作）
 
图1.8 将当前文件设置为顶层文件
打开“Processing”菜单，点击“Start Compilation”执行完全编译，如图1.9，编译器将运行预先指定的各个模块的功能，运行顺序依次为：编译、网表提取、数据库建立、逻辑综合、逻辑适配、定时模拟网表文件的提取、装配。
图1.9 设计项目编译
编译成功后，编译器产生相应的输出文件。若有错误，编译器停止编译，并给出错误信息，双击错误信息条，一般可给出错误之处，根据“Messages”消息栏给出的错误提示修改程序，保存后再次编译，直至所有错误均改正后，系统会弹出编译结束窗口，显示零错误零警告（一般警告信息可以忽略），单击“确定”按钮，出现编译状态显示窗口，如图1.10，编译报告给出所有编译结果，包括硬件信息、资源占用率等信息。

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。