主板上常见的接⼝信号定义与分类详解
[导读] cpu与外部设备、存储器的连接和数据交换都需要通过接⼝设备来实现，前者被称为I/O接⼝，⽽后者则被称为存储器接⼝,cpu接⼝信号各⾃代表不同的意思，⽐如BPRI# （I） Bus Priority Request（总线优先权请求）这个信号主要⽤于对系统总线使⽤权的仲裁，它必须被连接到系统总线的适当Pin 。
关键词：
  cpu与外部设备、存储器的连接和数据交换都需要通过接⼝设备来实现，前者被称为I/O接
⼝，⽽后者则被称为存储器接⼝。存储器通常在cpu的同步控制下⼯作，接⼝电路⽐较简
单，I/O接⼝的功能是负责实现cpu通过系统总线把I/O电路和外围设备联系在⼀起。⽐如
SATA，它是Serial ATA的缩写，即串⾏ATA。这是⼀种完全不同于并⾏ATA的新型硬盘接⼝
类型，由于采⽤串⾏⽅式传输数据⽽得名。SATA总线使⽤嵌⼊式时钟信号，具备了更强的纠
错能⼒，与以往相⽐其最⼤的区别在于能对传输指令（不仅仅是数据）进⾏检查，如果发现错
误会⾃动矫正，这在很⼤程度上提⾼了数据传输的可靠性。串⾏接⼝还具有结构简单、⽀持热
插拔的优点。
  ⼀、cpu接⼝信号说明
  1.A［31:3］# （I/O） Address（地址总线）
  这组地址信号定义了cpu的最⼤内存寻址空间为4GB。在地址周期的第⼀个⼦周期中，这
些Pin传输的是交易的地址，在地址周期的第⼆个⼦周期中，这些Pin传输的是这个交易的信息
类型。
  2.A20M# （I） Adress-20 Mask（地址位20屏蔽）
  此信号由ICH（南桥）输出⾄cpu的信号。它是让cpu在Real Mode（真实模式）时仿真
8086只有1M Byte（1兆字节）地址空间，当超过1 Mbyte位空间时A20M＃为Low，A20被驱
动为0⽽使地址⾃动折返到第⼀个1Mbyte地址空间上。
  3.ADS# （I/O） Address Strobe（地址选通）
  当这个信号被宣称时说明在地址信号上的数据是有效的。在⼀个新的交易中，所有Bus上
的信号都在监控ADS#是否有效，⼀但ADS#有效，它们将会作⼀些相应的动作，如：奇偶检
查、协义检查、地址译码等操作。
  4.ADSTB［1:0］# （I/O） Address Strobes
  这两个信号主要⽤于锁定A［31:3］#和REQ［4:0］#在它们的上升沿和下降沿。相应的
ADSTB0#负责REQ［4:0］#和A［16:3］#，ADSTB1#负责A［31:17］#。
  5.AP［1:0］# （I/O） Address Parity（地址奇偶校验）
  这两个信号主要⽤对地址总线的数据进⾏奇偶校验。
  6.BCLK［1:0］（I） Bus Clock（总线时钟）
  这两个Clock主要⽤于供应在Host Bus上进⾏交易所需的Clock。
  7.BNR# （I/O） Block Next Request（下⼀块请求）
  这个信号主要⽤于宣称⼀个总线的延迟通过任⼀个总线代理，在这个期间，当前总线的拥
有者不能做任何⼀个新的交易。
  8.BPRI# （I） Bus Priority Request（总线优先权请求）
  这个信号主要⽤于对系统总线使⽤权的仲裁，它必须被连接到系统总线的适当Pin 。当
BPRI#有效时，所有其它的设备都要停⽌发出新的请求，除⾮这个请求正在被锁定。总线所有
者要始终保持BPRI#为有效，直到所有的请求都完成才释放总线的控制权。
  9.BSEL［1:0］（I/O） Bus Select（总线选择）嵌入式系统是什么意思
  这两组信号主要⽤于选择cpu所需的频率，下表定义了所选的频率：
  10.D［63:0］# （I/O） Data（数据总线）
  这些信号线是数据总线主要负责传输数据。它们提供了cpu与NB（北桥）之间64 Bit的通道。只有当DRDY#为Low时，总在线的数据才为有效，否则视为⽆效数据。
  11.DBI［3:0］# （I/O） Data Bus Inversion（数据总线倒置）
  这些信号主要⽤于指⽰数据总线的极性，当数据总在线的数据反向时，这些信号应为Low。这四个信号每个各负责16个数据总线，见下表：
  12.DBSY# （I/O） Data Bus Busy（数据总线忙）
  当总线拥有者在使⽤总线时，会驱动DBSY#为Low表⽰总线在忙。当DBSY#为High时，数据总线被释放。
  13.DP［3:0］# （I/O） Data Parity（数据奇偶校验）
  这四个信号主要⽤于对数据总在线的数据进⾏奇偶校验。
  14.DRDY# （I/O） Data Ready（数据准备）
  当DRDY#为Low时，指⽰当前数据总在线的数据是有效的，若为High时，则总在线的数据为⽆效。
  15.DSTBN［3:0］# （I/O） Data Strobe
  Data strobe used to latch in D［63:0］# ：
  16.DSTBP［3:0］# （I/O） Data Strobe
  Data strobe used to latch inn D［63:0］# ：
  17.FERR# （O） Floang Point Error（浮点错误）
  这个信号为⼀cpu输出⾄ICH（南桥）的信号。当cpu内部浮点运算器发⽣⼀个不可遮蔽的浮点运算错误时，FERR#被cpu驱动为Low。
  18.GTLREF （I） GTL Reference（GTL参考电压）
  这个信号⽤于设定GTLn Bus的参考电压，这个信号⼀般被设为Vcc电压的三分之⼆。
  19.IGNNE# （I） Ignore Numeric Error（忽略数值错误）
  这个信号为⼀ICH输出⾄cpu的信号。当cpu出现浮点运算错误时需要此信号响应cpu。IGNNE#为Low时，cpu会忽略任何已发⽣但尚未处理的不可遮蔽的浮点运算错误。但若IGNNE#为High时，⼜有错误存在时，若下⼀个浮点指令是FINIT、FCLEX、FSAVE等浮点指令中之⼀时，cpu会继续执⾏这个浮点指令但若指令不是上述指令时cpu会停⽌执⾏⽽等待外部中断来处理这个错误。
  20.INIT# （I） Inializaon（初始化）
  这个信号为⼀由ICH输出⾄cpu的信号，与Reset功能上⾮常类似，但与Reset不同的是cpu内部L1 Cache和浮点运算操作状态并没被⽆效化。但TLB（地址转换参考缓存器）与BTB（分歧地址缓存器）内数据则被⽆效化了。INIT＃另⼀点与Reset不同的是cpu必须等到在指令与指令之间的空档才会被确认，⽽使cpu进⼊启始状态。
  21.INTR （I） Processor Interrupt（可遮蔽式中断）
  这个信号为⼀由ICH输出对cpu提出中断要求的信号，外围设备需要处理数据时，对中断控制器提出中断要求，当cpu侦测到INTR为High时，cpu先完成正在执⾏的总线周期，然后才开始处理INTR中断要求。
  22.PROCHOT# （I/O） Processor Hot（cpu过温指⽰）
  当cpu的温度传感器侦测到cpu的温度超过它设定的最⾼度温度时，这个信号将会变Low，相应的cpu的温度控制电路就会动作。
  23.PWRGOOD （I） Power Good（电源OK）
  这个信号通常由ICH（南桥）发给cpu，来告诉cpu电源已OK，若这个信号没有供到cpu，cpu将不能动作。
  24.REQ［4:0］# （I/O） Command Request（命令请求）
  这些信号由cpu接到NB（北桥），当总线拥有者开始⼀个新的交易时，由它来定义交易的命令。
  25.RESET# （I） Reset（重置信号）
  当Reset为High时cpu内部被重置到⼀个已知的状态并且开始从地址0FFFFFFF0H读取重置后的第⼀个指令。cpu内部的TLB（地址转换参考缓存器）、BTB（分歧地址缓存器）以及SDC（区段地址转换⾼速缓存）当重置发⽣时内部数据全部都变成⽆效。
  26.RS［2:0］# （I） Response Status（响应状态）
  这些信号由响应⽅来驱动，具体含义请看下表：
  27.STKOCC# （O） Socket Occupied（cpu插⼊）
  这个信号⼀般由cpu拉到地，在主机板上的作⽤主要是来告诉主机板cpu是不是第⼀次插⼊。若是第⼀次插⼊它会让你进CMOS对cpu进⾏重新设定。
  28.SMI＃（I） System Management Interrupt（系统管理中断）
  此信号为⼀由ICH输出⾄cpu的信号，当cpu侦测到SMI#为Low时，即进⼊SMM模式（系统管理模式）并到SMRAM（System Management RAM）中读取SMI＃处理程序，当cpu在SMM模式时NMI、INTR及SMI#中断信号都被遮蔽掉，必需等到cpu执⾏RSM（Resume）指令后SMI#、NMI及INTR中断信号才会被cpu认可。
  30.STPCLK# （I） Stop Clock（停⽌时钟）
  当cpu进⼊省电模式时，ICH（南桥）将发出这个信号给cpu，让它把它的Clock停⽌。
  31.TRDY# （I/O） Target Ready（⽬标准备）
  当TRDY#为Low时，表⽰⽬标已经准备好，可以接收数据。当为High时，Target没有准备好。
  32.VID［4:0］（O） Voltage ID（电压识别）
  这些讯号主要⽤于设定cpu的⼯作电压，在主机板中这些信号必须被提升到最⾼3V。
  ⼆、VGA接⼝信号说明
  1.HSYNC （O） CRT Horizontal Synchronizaon（⽔平同步信号）
  这个信号主要提供CRT⽔平扫描的信号。
  2.VSYNC （O） CRT Vertical Synchronization（垂直同步信号）
  这个信号主要提供CRT垂直扫描的信号。
  3.RED （O） RED analog video output（红⾊模拟信号输出）
  这个信号主要为CRT提供红基⾊模拟视频信号。
  4.GREEN （O） Green analog video output（绿⾊模拟信号输出）
  这个信号主要为CRT提供绿基⾊模拟视频信号。
  5.BLUE （O） Blue analog video output（蓝⾊模拟信号输出）
  这个信号主要为CRT提供蓝基⾊模拟视频信号。
  6.REFSET （I） Resistor Set（电阻设置）
  这个信号将会连接⼀颗电阻到地，主要⽤于内部颜⾊调⾊板DAC。这颗电阻的阻值⼀般为169奥姆，精度为1％。
  7.DDCA_CLK （I/O） Analog DDC Clock
  这个信号连接NB（北桥）与显⽰器，这个Clock属于I睠接⼝，它与DDCA_DATA组合使⽤，⽤于读取显⽰器的数据。
  8.DDCA_DATA （I/O） Analog DDC Clock
  这个信号连接NB（北桥）与显⽰器，这个Data与Clock ⼀样也属于I睠接⼝，它与DDCA_CLK组合使⽤，⽤于读取显⽰器的数据。
  三、AGP接⼝信号说明
  1.GPIPE# （I/O） Pipelined Read（流⽔线读）
  这个信号由当前的Master来执⾏，它可以使⽤在AGP 2.0模式，但不能在AGP 3.0的规范使⽤。在AGP 3.0的规范中这个信号由DBI_HI（Dynamic Bus Inversion HI）代替。
  2.GSBA［7:0］（I） Sideband Address（边带地址）
  这组信号提供了⼀个附加的总线去传输地址和命令从AGPn Master（显⽰卡）到GMCH（北桥）。
  3.GRBF# （I） Read Buffer Full（读缓存区满）
  这个信号说明Master是否可以接受先前以低优先权请求的要读取的数据。当RBF#为Low 时，中裁器将停⽌以低优先权去读取数据到Master。
  4.GWBF# （I） Write Buffer Full（写缓存区满）
  这个信号说明Master是否可以准备接受从核⼼控制器的快写数据。当WBF#为Low时，中裁器将停⽌这个快写数据的交易。
  5.ST［2:0］（O） Status Bus（总线状态）
  这组信号有三BIT，可以组成⼋组，每组分别表⽰当前总线的状态。
  6.ADSTB0 （I/O） AD Bus Strobe 0（地址数据总线选通）
  这个信号可以提供2X的时序为AGP，它负责总线AD［15:0］。
  7.ADSTB0# （I/O） AD Bus Strobe 0（地址数据总线选通）
  这个信号可以提供4X的时序为AGP，它负责总线AD［15:0］。
  8.ADSTB1 （I/O） AD Bus Strobe 1（地址数据总线选通）
  这个信号可以提供2X的时序为AGP，它负责总线AD［31:16］。
  9.ADSTB1# （I/O） AD Bus Strobe 1（地址数据总线选通）
  这个信号可以提供4X的时序为AGP，它负责线总AD［31:16］。
  10.SB_STB （I） SideBand Strobe（SideBand选通）
  这个信号主要为SBA［7:0］提供时序，它总是由AGPn Master驱动。
  11.SB_STB# （I） SideBand Strobe（SideBand选通）
  这个信号为SBA［7:n0］提供时序只在AGP 4X 模式，它总是由AGP Master驱动。
  12.CLK （O） CLOCK（频率）
  为AGP和PCI控制信号提供参考时序。
  13.PME# Power Management Event（电源管理事件）
  这个信号在AGPn 协议中不使⽤，但是它⽤在PCI协议中由操作系统来管理。关于PME#的详细定义请参加PCI协议规范。
  14.TYPEDET# Type Detect（类型检查）
  从AGP发展来看，有1X、2X、4X和8X四种模式，每种模式所使⽤的电压也不尽相同，那AGP控制器怎么知到你插的是什么样的显卡呢？就是通过这个信号来告诉AGP Control的。⽤这个信号来设定当前显卡所需的电压。
  15.FRAME# （I/O） Frame（周期框架）
  在AGP管道传输时这个信号不使⽤，这个信号只⽤在AGP的快写⽅式。
  16.IRDY# （I/O） Initiator Ready（起始者备妥）
  这个信号说明AGPn Master已经准备好当前交易所需的数据，它只⽤在写操作，AGP Master不允许插⼊等待状态。
  17.TRDY# （I/O） Target Ready（⽬标备妥）
  这个信号说明AGPn Target已经准备好整个交易所需要读的数据，这个Target可以插⼊等待状态。
  18.STOP# （I/O） Stop（停⽌）
  这个信号在AGP交易时不使⽤。对于快写⽅式，当STOP#为Low时，停⽌当前交易。
  19.DEVSEL# （I/O） Device Select（设备选择）
  在AGP交易时不使⽤。在快写⽅式，当在⼀个交易不能完成时，它就会被使⽤。
  20.REQ# （I） Request（请求）
  这个信号⽤于向中裁器请求当前总线使⽤权为开始⼀个PCI orn AGP交易。
  21.GNT# （O） Grant（保证）
  当中裁器收到Initiator发出请求后，若当前总线为空闲，中裁器就会通过GNT#把总线控制权交给Initiator。
  22.AD［31:0］（I/O） Address Data Bus（数据地址总线）

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。