第1章 概述
1．电子计算机主要由 运算器 、 控制器 指示汇编程序如何汇编的指令、 存储器 、 输入设备 和 输出设备  等五部分组成。
2． 运算器 和 控制器 集成在一块芯片上，被称作CPU。
3．总线按其功能可分 数据总线 、 地址总线 和 控制总线 三种不同类型的总线。
4．计算机系统与外部设备之间相互连接的总线称为 系统总线（或通信总线） ；
用于连接微型机系统内各插件板的总线称为系统内总线（板级总线） ；
CPU内部连接各寄存器及运算部件之间的总线称为 内部总线 。
5．迄今为止电子计算机所共同遵循的工作原理是 程序存储 和 程序控制 的工作原理。这种原理又称为 冯·诺依曼型 原理。
第3章 微处理器及其结构
1．8086/8088 CPU执行指令中所需操作数地址由 EU 计算出 16 位偏移量部分送 BIU ，由 BIU 最后形成一个 20 位的内存单元物理地址。
2．8086/8088 CPU在总线周期的T1 时刻，用A19/S6～A16/S3 输出 20 位地址信息的最高 4 位，而在其他时钟周期，则输出 状态 信息。
3．8086/8088 CPU复位后，从 0FFFF0H 单元开始读取指令字节，一般这个单元在 ROM 区中，在其中设置一条 跳转 指令，使CPU对系统进行初始化。
4．8086系统的存储体系结构中，1MB存储体分 2 个库，每个库的容量都是512K字节，其中和数据总线D15～D8相连的库全部由 奇地址 单元组成，称为高位字节库，并用作为此库的选通信号。
5．8086/8088系统中，可以有 64K 个段起始地址，任意相邻的两个段起始地址相距 16 个存储单元。
6．用段基值及偏移量来指明内存单元地址的方式称为 逻辑地址 。
7．通常8086/8088 CPU中当EU执行一条占用很多时钟周期的指令时，或者在多处理器系统中在交换总线控制时会出现 空闲 状态。
8．8086 CPU使用 16 根地址线访问I/O端口，最多可访问 64K 个字节端口，使用 20 根地址线访问存储单元，最多可访问 1M 个字节单元。
9．CPU取一条指令并执行该指令的时间称为 指令 周期，它通常包含若干个 总线 周期，而后者又包含有若干个 时钟 周期。
1．某微机最大可寻址的内存空间为16MB，其CPU的地址总线至少应有（24）条。
2．8086/8088 CPU的RESET引脚至少应维持 4 个时钟周期的正脉冲宽度才能有效复位。
3．当RESET信号进入高电平状态时，将使8086/8088 CPU的 CS 寄存器初始化为0FFFFH。
4．8086/8088 CPU 与慢速存储器或I/O 接口之间进行数据传输，为了使传送速度匹配，有时需要在 T3 和T4状态之间插入若干等待周期TW。
5．8086/8088 CPU中标志寄存器的主要作用是 产生影响或控制某些后续指令所需的标志 。
6．8086最小模式下的存储器读周期中地址锁存发生在总线周期的 T1 时刻。
7．指令指针IP的作用是 保存正在执行的一条指令 。
8．8086CPU有两种工作模式，最小模式的特点是 CPU提供全部控制信号。
第4章 8086/8088CPU指令系统
1．寄存器间接寻址方式中，操作数在 存储单元 中。
2．用BP作基址变址寻址时，操作数所在的段是当前 堆栈段。
9．条件转移指令JNE的条件是 ZF＝0 。
4．调用CALL指令可有 段内直接.段内间接.段间直接.段间间接 。
5．在数据传送类指令中，只有 SAHF 和 POPF 两条指令会影响标志位的值，其中指令 P
OPF 是唯一可以改变TF标志的指令。
第5章 汇编语言程序设计
1．段定义伪指令语句用 SEGMENT 语句表示开始，以 ENDS 语句表示结束。
2．ARRAY  DW  10 DUP（5 DUP （4 DUP （20H，40H，60H））语句执行后共占 1200 字节存储单元。
3．汇编语句中，一个过程有NEAR和FAR两种属性。NEAR属性表示主程序和子程序 在同一个代码段中 ，FAR属性表示主程序和子程序不在同一个代码段中。
4．DOS系统功能号应放在 AH 寄存器中。
5．子程序又称 过程 ，它可以由 PROC 语句定义，由 ENDP 语句结束，属性可以是 NEAR 或 FAR 。
6．假设VAR为数据段中已定义的变量，则指令MOV  BX，OFFSET VAR中源操作数的寻址方式是 立即数寻址 。
7．EXE文件产生在 连接 之后。
8．主程序与子程序之间传递参数可通过 堆栈、存储器单元、通用寄存器进行。
9．计算机系统软件中的汇编程序是一种 翻译程序。
第6章 存储器系统
一、选择题
1．存储容量、集成度、最大存储时间 是半导体存储器芯片的性能指标。
2．高速缓存由 DRAM 构成。
3．由2K×1bit的芯片组成容量为4K×8bit的存储器需要 16个 存储芯片。
6．外存储器包括 软磁盘、磁带、硬磁盘、光盘。
7．在多级存储体系结构中，Cache-主存结构主要用于解决 主存与CPU速度不匹配 的问题。
8．动态RAM的特点之一是需要 刷新电路、存取速度高于静态RAM 。
1.在分层次的存储系统中，存取速度最快、靠CPU最近且打交道最多的是 Cache 存储器，它是由 DRAM 类型的芯片构成，而主存储器则是由 SRAM 类型的芯片构成。
2．将存储器与系统相连的译码片选方式有 线选法、部分地址译码法和 全地址译码 法。
4．微机系统中存储器通常被视为 Cache 、 主存 、辅存 三级结构。
第7章 中断技术
1．8086 CPU工作在总线请求方式时，会让出 地址、数据和控制总线。
1．中断矢量就是中断服务子程序的 入口地址  ，在内存中占有  4  个存储单元，其中低地址存储单元存放的是 IP内容，高地址存储单元存放的是 CS内容。
2．中断返回指令是 IRET  ，该指令将堆栈中保存的断点弹出后依次装入  IP  寄存器和  CS  寄存器中，将堆栈中保存的标志装入  Flags  中。
3．CPU响应8259A中断，在引脚上输出 2 个负脉冲，在第 2 个负脉冲期间读入中断类型码。
4．8086CPU共可管理 256 个中断，中断矢量表放在从 00000 H地址单元到 003FF H地址单元，总共有 1K 个字节。
5．CPU响应中断后将 Flags 寄存器入栈保存，然后自动将 IF 标志和 TF 标志复位。若要实现中断嵌套，必须在中断服务子程序中执行一条 开中断 指令。
第8章 输入/输出接口技术
1．8086CPU在执行IN  AL，DX指令时，DX寄存器的内容输出到（ A ）上。
A. 地址总线  B. 数据总线  C. 存储器  D. 寄存器
2．在CPU与外设进行数据传送时，下列（ C ）方式可提高系统的工作效率。
A. 无条件传送  B. 查询传送  C. 中断传送  D. 前三项均可
3．外部设备的端口包括 （ ABC ）。
A. 数据端口  B. 状态端口  C. 控制端口  D. 写保护口
4．CPU 在数据线上传输的信息可能是 （ ABC  ）。
A. 数据  B. 状态  C. 命令  D. 模拟量
5．PC/XT机对I/O端口的寻址方式有（ AF  ）。
A. 端口直接寻址  B. 寄存器寻址      C. 基址寻址
D. 变址寻址      E. 寄存器相对寻址  F. DX 间接寻址
6．PC机在和I/O端口输入输出数据时，I/O数据须经（ AE ）传送。
A. AL  B. BL  C. CL  D. DL  E. AX  F. BX  G. CX  H. DX
7．I/O接口电路中，8255控制口可能使用的端口地址只能是（ D ）。
A. 00H  B. 01H  C. 04H  D. 07H
8．程序查询I/O的流程总是按（ B ）的次序完成一个字符的传输。
A. 写数据端口，读/写控制端口  B.读状态端口，读/写数据端口 
C. 写控制端口，读/写状态端口  D. 随I/O接口的具体要求而定。

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。