ＣＦＴＣ．８论文囊
面向系统总线的ＣＡＴ设备设计与实现
曾田苏钢马中
（武汉数字．．Ｉ：程研究所武汉４３００７４）
摘要
汇编语言清华大学出版社
本文从硬件设汁和调试中遇到的实际Ｊ列题出发，针对调试手段阐述了一种计算机辅助测试（ＣＡＴ）方案。文章着重描述了该ＣＡＴ设备的硬件实现方案，并说明了它的优点及特。
关键词：ＣＡＴ系统总线上位机采样
ＴｈｅＣＡＴＭｏｄｕｌｅＤｅｓｉｇｎＦａｃｉｎｇｔｏＳｙｓｔｅｍＢｕｓ
ＺｅｎｇＴｉａｎＳｕＧａｎｇＭａＺｈｏｎｇ
（Ｗｕｌ＿ＩａｎＤｉｇｉｔａｌＥｎｇｉｎｅｅｒｉｎｇＩｎｓｔｉｔｕｔｅ，Ｗｕｈａｎ４３００７４）
Ａｂｓｔｒａｃｔ：Ｔｈｅｐａｐｅｒｈａｓｇｉｖｅｎｏｕｔａｓｃｈｅｍｅ０１１Ｃｏｍｐｕｔｅｒ－ＡｉｄｅｄＴｅｓｔｉｎｇｄｅｓｉｇｎ，ｆｏｒｓｏｌｖｉｎｇｔｈｅｐｒｏｂｌｅｍｉｎｈａｒｄｗａｒｅｄｅｓｉｇｎａｎｄｄｅｂｕｇ．ＩｔｅｍｐｈａｓｉｚｅｓＯｉｌｄｅｓｃｒｉｂｉｎｇｈａｒｄｗａｒｅｉｍｐｌｅｍｅｎｔ．Ｉｔａｌｓｏｅｘｐｌａｉｎｓｔｈｅａｄｖａｎｔａｇｅａｎｄｔｈｅｃｈａｒａｃｔｅｒｉｓｔｉｃｏｆｔｈｅｄｅｓｉｇｎ．
Ｋｅｙｗｏｒｄｓ：ＣＡＴ．ｓｙｓｔｅｍｂｕｓ，ＵｐｐｅｒＰＣ．Ｓａｍｐｌｉｎｇ
硬件的调试、开发是相当艰苦而复杂的ｊ１：作。由ｆ硬件电路的状态和执行过程大部分是不可见的．当进入系统联调时更是筹莫展。随着芯片集成度的大幅度提高以及中高密度可编程逻辑器件的广泛使用，使得在硬件开发和调试的过程中模块内部的芯片数量越来越少，这些芯片内部的逻辑大多数是不可知的。也无法检测。但元论如何，各个模块与系统总线的接口都有一个统一的标准。嗣时。随着芯片制造一［艺的提高，逻辑器件内部的故障越来越少。正因为如此，使面向系统总线的测试成为可能，并其有相当高的故障覆盖率，
由于模块内部故障率的减少．当进入系统调试时．模块之间时序的正确性和对一些特定事件的掌握直接影响到研发的进度．尤其嚣个模块的匹配时序及彼此的连接更加成为问题的关键。然而，由于各种条件的限制，给逻辑分析仪和示波器的使用带来很大的不便，特别是系统调试时甚至不可能使用逻辑
分析仪和示波器。另外，使＿目ｊ逻辑分析仪和示波器或其他大型测试设备都意味着高额成本．针对这种情况，我们考虑由＋个模块完成针对系统总线工作状态及其从属设备的检测。
一、功熊描述
堡塑墨竺整鉴塑！垒！堡签堡生兰壅墨．
．．堕望竺：
面向系统总线的ＣＡＴ模块是～个基于８０Ｃ１８６ＥＢ的测试模块，它由若干予模块组成：模拟逻辑分析仪子模块、ＴＲＡＣＥ子模块，线缆测试予模块、模拟总线周期子模块、模块内Ｒ佃、同步对钟和负载电路。这些子模块的功能经过１８６ＥＢ的初始化之后。分别针对系统调试中常出现的不同故障进行检测和分析。
模拟逻辑分析仪子模块可以根据搜定的条件对总线ｉ：的地址、数据和控制信号进行采样，并进行逻辑分析；ＴＲＡＣＥ子模块使硬件井发人员在进行系统调试，软件人员进行软件开发时，可以监视总线上的Ｉ／０操作，以便检测总线的工作状态和进行软件调试；线缆测试子模块的功能是对总线的数据、地址、控制信５＝｝进行测试，使硬件开发摆脱频繁使用万用表量通断；模拟总线周期子模块作为丰机向总线发出命令，并检测应答来检测总线上其他从设备的状态：模块内ＲＡＭ则是作为从设备
为总线上的主设备提供段存储器空问：同步时钟为整个系统剡上了一个统１的时间标记，即为系统中发生的事件做了标记：模块上的负载电路可以检测系统总线的负载能力。
该模块所支持的所有硬件功能均由上位机提供相应的软件进行处理，这些软件Ｊ材高级语言编写，为硬件。【程师门提供一个商观的ＧｕＩ图形界面，使他们能够更加直接和办便地使用该模块。
下圈为该模块的总框围：
系统总线
１·模拟逻辑分析仪部分：
该功能通过测定命令，数据和地址在总线上的时序来模拟逻辑分析仪的功能，其采样基
－——●●＿＿－＿’＿—＿＿——＿—＿●。＿’——＿＿●＿＿＿——。‘—————————’————●—‘。”’—’———————’。’—’’——‘’—‘—’—’—。Ｐ————一’．一！！：！！：！堡兰墼
准时钟频率由ＡＶ９１０７产生．州由软件选择２．０５州ｚ—８（）．Ｏｌ￣Ⅱｌｚ之问的多种频率．并根据需要可
在ＣＰＩ。Ｄ巾变颍产生各种高速采样时钟．
奉模块利用若ｆ‘ＲＡＭ存放’采样数据，存储深度为１２８Ｋｔ由ｌ’ｃ通过｝拉ＬＪ将数据读到一｝：位机，
｜｝ｆ：Ｈ｛ｌ：位机挺供软件完｝Ｊ兑对采样数据的处理。该功能Ｉ，Ｔ以同时对总线数揲、地址和控制信号进
仃采样，问一般的逻辑分析仪柏比ｕｒ挝供更多的通道，同时还提供８通道逻辑探头，可根据需
要网采某些关注部分的信号，并以数捌的彤式仃放ｊ‘Ｒ删巾或作为事件驱动一参与到检测程序
中。
只要ＲＡｉｌ的深度和采样时钟的选择合适即Ⅳ粟到荚注的蔚蛩。｝：位机的软件为用户提供一
个直观的了解总线ｆ』：作状态的黼１］，寓时性较强。
操作过程：
１），初始化：选定采样频率，ｉ殳定采样条什．计数器清零．
２），ｍ事件鹏动高速时钟：
将总线的数据，地址和命令采入符｝Ｒ删，同时汁数器ｔ１：
３），选择…片ＲＡＹ：
４），计数器清每：：
５），通过模块内部的Ｉ／０操作将ＲＡＭｔｌｒ的数据读入硒部总线．
６），重复第：；＿ｊ步骤，直到ｉ宴完所订的ｗＡＶＥＦＯＲＭＲＡＭ．
２·ＴＲＡＣＥ部分：
该功能是跟踪总线ｌ：的Ｉ／Ｏ读下ｊ操作。ｃＰＬＤ以条件Ｒ删（ＴＲｌＧＲＡＭ）中的数据为启动ＴＲＡＣＥ
的条件，将指定Ｉ／０地址、总线操作状态、数据、存放ｊ二蔷ｆＲ胁Ｌ｛】，跟踪深度为１２８Ｋ。跟踪
的模式有两种：‘种是复位后跟路，，二系统复何后歼始跟踪，如出现死机时可以采用这种模式；
另一一种是立即跟踪，ｎ丁以跟踪’～时的状态。ＲＡＭ中的内容｝｝ｊｌ：位机通过串ｕ读ｌｎ．并
由卜位机
提供的软件进行处理。
该功能通过㈣对跟踪系统总线ｆ：任意６４个１／ｏ端ｕ的操作，”ｒ辅助系统软件进行调试，
同时也可监测总线卜的各个模块『丌】的Ｉ／（）操作，进行系统调试。
ＴＲＡｃＥ的过程：
１），初始化：计数器清零，通过模块内部的１／ｏ写操作（６４玖）将ＴＲＩＧＲＡＭ初始化；
２），选择ＴＲＡＣＥ模式：口即跟踪或复位后跟踪：
董３），允许开始跟踪；
４），当总线ｊ：ｍ现Ｊ／（）操作时，ＩｌｌｃｈＤ根据ＴＲＩＧＲ删的对应地址的数据，确定该／ｏ地ｊｊ｝＝
足否是被监测的１ｔ０ＬＩ：
若是则将此时系统总线数据和地址收入丰ｕ麻的ＲＡ，～Ｉ中：
转该ｉ／ｏ地址不是被监测的ｌ／¨ｕ，ｍ０无操作；
５），停止ＴＲＡＣＥ：
６），计数器清零，通过模块内部的Ｉ／ｏ读操作将ＲＡＭ的内容分别读入局部Ｒ删；
《卜
塑堂量：堂塑墨竺整些塑竺垒！壁兰堡堕兰壅型．．，一ＴＲＩＧＲＡＭ中的字节定义
０７Ｄ６为操作的类型。
３·线缆测试部分：
通过向总线发ｉ｛｛遍历掣的地址，数据和命令，井ｌ【ｉ｜读。将读州的结果放入Ｒ州中，通过Ｉ／０操作将其读入＾ａ郭总线，由Ｅ位机通过串［Ｊ读｛ｌｊ进｛ｉ软件处理，龃观地樽到总线的状态（正常·，Ｆ路或短路）。
该功能ｎＩ以检测ｍ系统调试巾连线出现的ｆｕＪ题，使硬件ｆ：稃师不再把时闻浪费在』材万｝｛ｊ衷测最线路的通短ｊ：，大人提高了Ｔ作效率。
４·模拟总线周期部分：
模拟系统总线的周期，作为。｝Ｉ机向总线发出地址，数据和命令，”列累廊答·刖米检测系统ｑ，并个从板的［作状态。
５·板内Ｒ删部分：
扳内提供６４９字的Ｒ＾Ｍ窀间作为被半扳访问空间，诈向扳外提供随答信吁，用以辅助总线ｊ二其他卜设备的调试．该地址的段址¨丁南软件设镫．
６·同步时钟部分：
奉模块提供．个统·的时间标记作为分布式多机系统联调的时钟基准．在程序执行时，通过硬软件技术采集各鲁件标志，并赋『，统的时间标记用以解决分柑式计算机的功能调试．排错等问题．
ｊ§多机系统中的禁一一予系统｝｛ｊ脱某。事件时，本板就将这’‘营件记录Ｆ束，并赋于‘个时间值，存放于ＴＩ艇ＴＡＧＲＡＭ中。其结果由上Ｊ－位机读出Ｊ｛处理·为用，、提供个事件列衷·以便进行故障分析。
７·负戴电路：
｝袅模块利用阻容电路为埘户提ｆｆｃ可选的负载电路。以此检测系统的负载能力。
二、存储空间的分配
ＣＦＴＣ．ｓ沧丈浆
该模块的ｔ控ＣＰＵ采用８２Ｃ１８６ＥＢ。ｊ∈仃ｌＭ的寻址空间，备段分配如卜－陶
Ｒ０Ｈ表ｆ￡阿Ｒ．～ＭＲＡＭＦＦＦＦＦＨ
Ｆ０００Ｉ｝Ｈ
ｔ００Ｄ０Ｈ
存放１８６ＥＢ㈨谴结聚２目０ＯＯＨ
１日６『ｉｆ用
０口ｄ００Ｈ
兰、软件方案：
该模块的软件分为蚶个部分，’部分是为用Ｊ＾Ｉ提供‘个比较直观的卜位机界耐和向模块
ＤＯＷＮＩ，ＯＡＤ运行程序：另部分足模扳ｆＩ身的系统程序，完成与Ｈ、的通ｉＲ和对ｒ模块的操作控制．
１．上位机Ｐｃ程序：
·建立一个ＧＬＩ图形界由：
·提供一个类似ｊ二逻辑分析仪的数据处理程序：
·提供‘个串行接【Ｊ协议：
·盘持程序Ｆ载．
２．横块系统程序：
·初始化及摸板自诊断
·通过串口与Ｐｃ通信：
·控制各子模块的操作
四、硬件实现
，

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。