２０２０年１０月１０日第４卷第１９期
现代信息科技
Modern Information Technology
Oct.2020 Vol.4 No.19
35
2020.10
收稿日期：2020-09-01
基金项目：2020年北京市大学生科学研究与创业行动计划项目（218051360020XN214）
基于ＦＰＧＡ的ＣＭＩ编解码设计
赵晓东，程煜洋，左磊，方圆
（北方工业大学，北京  100144）
摘  要：在基于FPGA 的基带传输系统研究中，对基带传输信号的码型有严格的要求。通过对CMI 码型的研究，提出了一种通过Altera 公司Cyclone Ⅱ系列EP2C35F672C6芯片实现CMI 编解码功能的方法，并给出了Quartus Ⅱ仿真平台实现CMI 编解码的设计方案。通过这种方法得出的CMI 编解码码型符合编解码原理，解码输出与基带信号一致，最终结果符合预期。能够适应多种集成电子电路设计场合，通过仿真帮助达到预期效果。
关键词：FPGA ；CMI ；编解码中图分类号：TN76
文献标识码：A
文章编号：2096-4706（2020）19-0035-03
Ｄｅｓｉｇｎ　ｏｆ　ＣＭＩ　ＣＯＤＥＣ　Ｂａｓｅｄ　ｏｎ　ＦＰＧＡ
ZHAO Xiaodong ，CHENG Yuyang ，ZUO Lei ，FANG Yuan （North China University of Technology ，Beijing  100144，China ）
Abstract ：In the research of baseband transmission system based on FPGA ，there are strict requirements for the code type of
baseband transmission signal. Through the research of CMI code type ，a method to realize CMI coding and decoding function through Altera ’s Cyclone Ⅱ series EP 2C 35F 672C 6 chip is proposed ，and the design scheme of Quartus Ⅱ simulation platform to realize CMI coding and decoding is given. The CMI codec pattern obtained by this method accords with the principle of CODEC ，the decoding output is consistent with the baseband signal and the final result meets the expectations. It can adapt to a variety of integrated electronic circuit design occasions ，and help achieve the desired effect through simulation.
Keywords ：FPGA ；CMI ；CODEC （coder-decoder ）
0  引  言
随着科技的快速发展，电子计算机、大规模集成电路、超大规模集成电路以及微处理器技术的迅猛发展。基带传输系统设计成为了必要。在集成电路领域中，FPGA 器件是超大规模、超高速的可编程逻辑器件，由于其具有高集成度、高速、可编程、硬件描述语言的可修改性、低功耗、开发周期短、硬件与软件并行性等优点而被广泛应用。文献[1]针对数字光纤通信传输信号码型的要求，提出了一种基于可编程逻辑器件EPM 240T 100C 5实现CMI 编解码的方法。文献[2]介绍了一种新的编程思路实现CMI 编码，在Max+ Plus Ⅱ开发平台上使用VHDL 编程实现CMI 编码，并得到仿真波形。文献[3]针对L
DPC 码进行了两种算法的设计，一种是直接基于校验矩阵进行递归求取，另一种则通过部分生成矩阵进行设计，并对两种架构分别进行设计、分析和比较。文献[4]研究了八路视频信号传输中数字复分接的设计和反向数据信号传输中线路码的编解码设计。在文献[5]中，研究者设计出一种将数字化信号的传输和光纤通信结合到一起的方案，通过串并转换及CMI 编码后，经过光纤将信号传输到光接收端。文献[6]对FPGA 的数据采集与处理技术进行研究，基于FPGA 在数据采样控制和信号处理方面
的高性能和单片系统发展的新热点，把FPGA 作为整个数据采集与处理系统的控制核心。在文献[7]中，研究者完成了FPGA 器件之间以及与其他同类器件性能上的比较，并对分析结果给出了相应的建议。文献[8]、[9]中，研究者提出包括物理层、传输层以及应用层在内的光纤数据传输模型，在此基础上设计光纤传输协议，确定光纤传输帧格式和数据编码规则。CMI 编码作为一种容易实现、有恒定的直流分量、频带宽等特点在工程中被广泛应用。笔者所在实验室基于2020北京市大学生科学研究与创业行动计划项目，结合当前与专业相关的问题，开展了基于FPGA 的基带传输系统的相关研究。本文在前人不同设计思想的基础上，面向实际应用的需求，将CMI 编码用FPGA 器件实现，并进行仿真和验证。
1  CMI 编解码原理
CMI 码全称为Code Mark Inversion ，它是一种二电平的不归零1B 2B 码型（一位二元信息，二位二元
码元），与数字双相码类似，其中的二电平分别为“0”和“1”，简称反转码。CMI 码在编码时轮流使用正电平“11”和负电平“00”
来表示“1”；用固定相位的一个方波“01”来表示
“0”。“10”为禁用码组，不会出现三个以上的连码，这种方式使得CMI 码码流中可以包含大量的可提取的定时信号，而且易于进行错误检查，也易于实现。在光纤通信中，光源只能发出正的光脉冲，而简单的二电平码信息流中“0”“1”的组合情况会造成起伏，造成判决出现问题，此时CMI 码就非常适用。
DOI:10.19850/jki.2096-4706.2020.19.008
第19期现代信息科技
36
2020.10
2  CMI 编解码系统设计
CMI 编解码系统设计方框图如图1所示。由图1可见，
系统包括分频器、伪随机序列发生器、CMI 编码、CMI 解码四个模块。
分频器：由于CMI 码元速率是基带信号的两倍，所以采用二分频模块来进行分频。该模块输入信号为时钟信号和异步复位信号，复位信号高电平有效，时钟信号上升沿触发，输出信号为分频时钟信号。
伪随机序列发生器：特征多项式使用f （x ）=1+x 2+x 3，生成周期为7的伪随机二值序列。采用线性移位寄存器来产生。电路在适当的时钟信号控制下工作，上升沿触发，其中设置了reset 端，reset 高电平时电路异步复位。
CMI 编码：当输入的码流为‘0’码时，输出的码流为“01”，当输入的码流为‘1’时，设置一个标志位flag ，使得flag<=‘0’，输出“11”，然后将标志位置1，即flag<= ‘1’，当接下来的码流依旧为‘1’时，此时输出为“00”，flag<=‘0’。通过标志位的设立，来达到输入为‘1’时，输出“00”“11”码流交替出现。输出都是采用二位二进制代码输出。根据CMI 编码的原理可知，CMI 码元的速率为
分频器
伪随机序列发生器
CMI 编码
clk CMI 解码
decoderdecoder_out
co_out m_out reset reset
clk clk  clk_2
m_sequence
CMI_coder
图1  CMI 编解码设计方框图
基带信号的两倍，所以通过对基带信号的二分频方式来使得编码模块和其他模块工作在同一个系统中。
CMI 解码：解码电路相对于编码就比较简单一些，因为无须检测变化系数，由于输入是来自上一个模块的编码电路，输入是二位二进制代码，因此不用对输入的码流进行分割。当解码电路的输入为“00”或“11”时，输出为‘1’。当输入为“01”时，输出为‘0’。
3  系统实现
本系统以Altera 公司旗下的Quartus Ⅱ软件作为开发平台，采用的FPGA 芯片为Cyclone Ⅱ系列EP 2C 35F 672C 6，时钟周期设置为10 kHz 。
系统顶层设计原理图如图2所示，其中生成的伪随机序列作为基带信号分别经CMI 编码模块和CMI 解码模块输出。
reset reset co_in
decoder_in[1..0]reset
clk clk clk clk
clk outclk
co_out[1..0]
decoder_out
Dividers m_generator inst 2
inst
INPUT
VCC INPUT VCC
CMI_coder CMI_decoder
inst 4
inst 5
A_reg[2..0]
Q
OUTPUT
decoder_out
OUTPUT
co_out[1..0]
OUTPUT m_out OUTPUT clk_2Parameter Value Type N 2Signed Integer
图2  CMI 系统设计的顶层原理图
3.1  伪随机序列发生器
使用伪随机序列发生器，部分VHDL 源代码为：if(reset ='1')  then      A<="100";
elsifclk'event and clk='1' then
A(1 downto 0)<=A( 2 downto 1);A(2)<=A(0) xor A(1) ;end if ;
3.2  CMI 编码实现
在CMI 编解码设计中，输入为伪随机序列发生器，编
5  结  论
本设计基于Altera 公司的Quartus Ⅱ软件开发平台和ModelSim-Altera 仿真实验平台，使用FPGA 器件EP 2C 35F 672C 6芯片，利用VHDL 硬件描述语言完成了CMI 编解码图3  顶层设计电路仿真结果
[4] 綦晓华.基于FPGA 的数字视频监控系统的研究与设计[D].武汉：武汉理工大学，2009.
[5] 吴成静.模拟信号在光纤中的传输方案研究 [D].西安：西安工业大学，2015.

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。