（考生注意：答卷封面需填写自己的准考证编号，答完后连同本试题一并交回！） | |||||||||||||||||||||||||||||||||||||||||||||||
一、 填空题（15分，每空1分） 1. 尾数向左规格化的规则是：尾数 ，阶码 。 2. 一条指令32位bits，内存若字节编址，读取这条指令后，PC的值自动加 。 3. 直接、间接、立即3种寻址方式的指令执行速度，由快至慢的排序是 、 、 。 4. 指令寻址分为 和 。 5. 用户编程的地址称为 （物理地址/虚拟地址）。 6. 计算机系统中，记录指令执行结果特征状态的寄存器是 （寄存器） 。 7. 指令系统中通常都包含的指令类别有 、 、 指令。 8. DRAM 存储器采用栅极电容存储信息，需要不断 。 二、 选择题（30分，每题2分） 1. 定点16位字长的字，采用补码形式表示时，能表示的整数范围是 。 A -215 ~ +（215 -1） B -（215 –1）~ +（215 –1） C -（215 + 1）~ +215 D -215 ~ +215 2. 硬件和软件设计者都用分层的方法构建计算机系统，硬件和底层软件之间的接口，称为 A. 操作系统 B. 系统软件 C .指令集体系结构 D. 驱动程序 3. 下列说法错误的是 A. Cache利用了时间局部性 B. 在一次读操作中，返回的值取决于哪些块在cache中 C. 存储器层次结构的大部分容量处于最低（外）层 D. cache中存放的数据是低一级存储器中数据的副本 4. 某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是 。 A、4MB B、2MB C、2M D、1M 5. 系统地址总线的功能是 。 A 选择主存单元地址 B 选择进行信息传输的设备 C 选择外存地址 D 指定主存和I / O设备接口电路的地址 6. 指令周期是指 。 A CPU从主存取出一条指令的时间 B CPU执行一条指令的时间 C CPU从主存取出一条指令加上CPU执行这条指令的时间 D 时钟周期时间 7. 操作控制器的功能是 。 A.产生时序信号 B.从主存取出一条指令 C.完成指令操作的译码 D.从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令 8. 假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是 。 A.11001011 B.11010110 C.11000001 D.11001001 9. 在微型机系统中，外围设备通过 与主板的系统总线相连接。 A.适配器 B.设备控制器 C.计数器 D.寄存器 10. 微程序控制器中，机器指令与微指令的关系是 。 A 每一条机器指令由一条微指令来执行 B 每一条机器指令由一段用微指令编成的微程序来解释执行 C 一段机器指令组成的程序可由一条微指令来执行 D 一条微指令由若干条机器指令组成 11. 双端口存储器所以能高速进行读 / 写，是因为采用 。 A 高速芯片 B 两套相互独立的读写电路 C 流水技术 D 新型器件 12. 一个彩显示器中的每个像素由三种基（红、绿、蓝）构成，每种基用8位表示，分辨率为1280*800像素。为了保存一帧图像需要多大的缓存？ A. 1MB B. 2MB C. 3MB D. 4MB 13. 算术下溢也称为浮点数下溢，指的是 。 A 运算结果很接近零，使得计算结果的大小小于浮点数可以表示的最小数字 B 运算结果小于处理器所能表示的最小正数； C 运算结果小于处理器所能表示的最小负数； D 运算结果大于处理器所能表示的最大正数。 14. 以下说法中，错误的是 。 A 不可屏蔽中断NMI用于紧急故障处理； B 保护断点包括：将程序计数器、标志寄存器的当前值入栈； C 在中断服务程序的开头，需要把中断服务程序中将要用到的寄存器内存一一进栈，以免破坏这些寄存器的原有内容，这叫保护现场； D 在多级中断系统中，为了支持中断嵌套，在中断服务程序开始部分首先要关闭中断允许标志。 15. 下列四个关于SRAM和DRAM的叙述中，错误的是 。 ①DRAM主要的工作原理是利用电容内存储电荷的多少来代表一个二进制比特（bit）是1还是0； ②由于SRAM具有复杂的内部结构，SRAM比DRAM的占用面积更大，因而不适合用于高储存密度、低成本的应用； ③DRAM不需要刷新，SRAM需要刷新； ④SRAM是随机访问存储器，DRAM不是随机访问存储器； A ②③ B ①④ C ①② D ③④ 三、 简答题（30分，每题5分） 1、 如何理解软件和硬件之间的等价性？ 2、 试说明什么是多模块存储器的低位交叉编址方式？低位交叉编址如何提高存储性能？ 3、 试说明寻址方式对指令长度的影响。 4、 什么是同步和异步通信？比较它们的优缺点和适用场合。 5、 试比较cache和主存之间的三种不同映射方式。 6、 试比较硬布线控制和微程序控制。 四、 分析设计题 (共6题，75分) 1、(10分)已知X负75的补码怎么求和Y为定点小数，用补码计算x+y的值并判断是否溢出。 （1）X ＝ 0.1010 ，Y＝ 0.1100 （2）X ＝ -0.1011，Y＝ 0.1001 2、(15分)某CPU可输出数据线8条（D7～D0），地址线20条（A19～A0），控制线1条（/WE）。目前使用的存储空间为48KB，其中：16KB为ROM，拟用8K×8位的ROM芯片；32KB为RAM，拟用16K×4的RAM芯片。 （1）需要两种芯片各多少片？ （2）画出CPU 与存储器之间的连线图（译码器自定）。 （3）写出ROM 和RAM 的地址范围。 3、（10分）设某机字长32位，CPU有32个32位的通用寄存器，设计一个能容纳64种操作的单字长指令系统。 （１）如果是存储器间接寻址方式的寄存器－存储器型指令，能直接寻址的最大主存空间是多少？ （２）如果采用通用寄存器作为基址寄存器，能直接寻址的最大主存空间又是多少？ 4、(15分)某磁盘组有8片磁盘，每片可有两个记录面，存储区域内径为 20cm，外径为30cm，道密度60道/cm，内径位密度500 b/cm，转速3000r/min。试问： (1)共有多少个存储面可用?(2)共有多少个圆柱面?(3)整个磁盘组的总存储容量有多少?(4)数据传送率是多少? 5、(10分)设某机有5级中断:L0､L1､L2､L3､L4,其中断响应优先次序为:L0最高､L1次之､⋯ ⋯ ､L4最低｡现在要求将中断处理次序改为L→L3→L0→L4→L2,试问: (1)各级中断服务程序中的各中断屏蔽码应如何设置(设每级对应一位,当该位为“0”,表示中断允许;当该位为“1”,表示中断屏蔽)?
（２）若这５级同时发出中断请求，试画出进入各级中断处理过程示意图。 6、(15分)CPU结构如图所示，其中有一个累加寄存器AC、一个状态条件寄存器和其他4个寄存器，各部件之间的连线表示数据通路，箭头表示信息传送方向。 (1)标明4个寄存器的名称。 (2)简述取指令的数据通路。 (3)简述完成指令LDA X的数据通路(X为主存地址，LDA的功能为：将地址为X的主存单元内容取出，送到累加寄存器AC)。 (4)简述完成指令ADD Y的数据通路(Y为主存地址，ADD的功能为：将地址为Y的主存单元内容取出，与累加寄存器AC内容相加，结果和保存至累加寄存器AC)。 | |||||||||||||||||||||||||||||||||||||||||||||||
版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。
发表评论