附录1：                名词解释
   
    与（AND）：当所有条件全满足时，结果成立。(第一章)
ASCII码（American Standard Code for Information Interchange）：是以二进制表示字母、数字、标点符号的几种字符编码之一。(第一章)
基（base）：是计数系统数字符号集中数码的个数。十进制数的基为10，二进制数的基为2。基（base）与基数（radix）可互换使用。(第一章)
二进制（binary）：以2为基的数制。(第一章)
二—十进制编码（binary coded decimal，BCD）：用于直接表示十进制字符的特殊的二进制码。BCD码的每四位值表示一位十进制数码。(第一章)
标准积之和（canonical sum of product）：积（“与”函数）的和（“或”函数）是多个积项的和。对于标准积之和的表达式中的一个积项要包含所有变量，可以是原变量或是反变量。(第
一章)
编码（code）：用数码、文字、符号表示特定对象的方法称为编码。(第一章)
补码（complement code）：用于表示带符号数的二进制码。(第一章)
十进制（decimal）：基为10的数制。(第一章)
任意项（do not care terms）：在输出函数真值表中，未被定义的最大项或最小项。它们可以分配为0值，也可分配为1值。(第一章)
余3码（excess-3 code）：一种BCD码，具有对称取反的特性，其结构方式是对应的NBCD码加3。如0与9，1与8，…，4与5互为反码。(第一章)
异或（EX-OR）：一个逻辑函数中，当一个或奇数个输入信号为真时，输出为真。其它情况为假。(第一章)
同或（EX-NOR）：异或的非。(第一章)
函数（function）：用来标明输入输出变量之间的逻辑关系，如y = f（a，b，c）。(第一章)
格雷码（gray code）：一种在数值连续变化时只有一位发生改变的编码，并具有反射特性。(第一章)
十六进制（hexadecimal）：基为16的数制。该数制的数码集合包含16个字符（0到9以及A、B、C、D、E、F）。(第一章)
卡诺图（Karnaugh map）：卡诺图是用来化简逻辑代数的由方格组成的图。每一个方格代表函数的最大项或最小项。排列的方格使得两个相邻方格间只有一个二进制位发生变化。(第一章)
最小项（minterm）：逻辑函数中代表输出函数真值表中输出为1时的项。最小项是最大项的补。(第一章)
非（NOT）：当条件满足时，结果不成立；条件不满足时，结果成立。(第一章)register的名词
或（OR）：当两个以上的条件存在时，满足任意一个条件时，结果成立。(第一章)
乘积项（product term）：乘积项是一个或多个变量的逻辑乘。(第一章)
积之和（SOP）：逻辑函数的输入变量先形成乘积项后再相加。(第一章)
真值表（truth table）：用来表示每一组输入变量和输出变量之间的关系，表现形式是表格化的一维矩阵。(第一章)
变量（variable）：在二进制逻辑中，代表取值的信息。通常用符号、字母来定义。  (第一章)
    有权码（weighted code）：每位都有特定劝值的编码。有几种有权码，如8421码、5421码和2421码等等。(第一章)
(第二章)先进的肖特基TTL （advanced schottky TTL，74AS）：74S的改进型集成电路，比74S系列延迟时间更短。(第二章)
高速CMOS （high-speed CMOS）：CMOS的改进型集成电路，延迟时间更短、功耗更低。(第二章)
互补式金属-氧化物 半导体（complementary metal-oxide semiconductor，CMOS）：用场效应管实现的集成电路。(第二章)
双列直插式封装（dual in-line package，DIP）：集成电路的一种封装形式。(第二章)
射极耦合逻辑电路（emitter Coupled Logic，ECL）：非饱和状态的双极型晶体管实现的集成电路。(第二章)
扇出（fan-out）：允许驱动同类门的个数，表示门电路的带负载能力。(第二章)
快速TTL （high TTL，74H）：采用达林顿管实现的双极型集成电路。(第二章)
集成注入逻辑电路（integrated injection logic，I2L）：三极管驱动电流采用发射极注入方式实现的集成电路。(第二章)
大规模集成电路（large scale integration，LSI）：每片包含1000—10000个元件（100～1000个等效门）的集成电路。(第二章)
低功耗肖特基TTL （low-power schottky TTL，74LS）：采用肖特基三极管且功耗较低的双极型集成电路。(第二章)
中规模集成电路（medium scale integration，MSI）：每片包含100—1000个元件（20～1
00个等效门）的集成电路。(第二章)
噪声容限（noise margin）：允许输入端电压偏离规定数值的大小，表示门电路的抗干扰能力。(第二章)
集电极开路门（open collector gate，OC gate）：为实现线与逻辑，将输出三极管集电极设置成开路状态的双极型集成电路。(第二章)
功耗（power dissipation，PD）：流过电源的电流与电源电压的乘积。(第二章)
传输延迟时间（propagation delay time，tPD）：表明输出波形相对于输入波形滞后的时间，表示门电路的开关速度。(第二章)
肖特基TTL （schottky TTL，74S）：采用肖特基三极管实现的双极型集成电路。(第二章)
小规模集成电路（small scale integration，SSI）：每片包含10—100个元件（10～20个等效门）的集成电路。(第二章)
阈值电压（threshold voltage，UTH）：电压传输特性转折区中点所对应的输入电压，近似
分析时使用的电压。(第二章)
晶体管-晶体管逻辑电路（transistor-transistor logic，TTL）：用双极型晶体管实现的集成电路。(第二章)
超大规模集成电路（very large scale integration，VLSI）：每片包含10000个以上元件（1000个以上等效门）的集成电路。(第二章)
    结构体(architecture)：描述实体硬件的互连关系，数据的传输和变换以及动态行为部分称之为结构体，每个结构体可以代表该硬件的某一方面特性。(第一章)
    比较器（comparator）：比较两个位数相同的二进制数的数值，判断并输出其大小比较结果的组合逻辑电路。(第三章)
译码器（decoder）：将一组二进制代码翻译成与其对应的某特定输出信号的组合逻辑电路。(第三章)
编码器（encoder）：在一组具有特定含义的输入信号中，对每一个输入信号分别编成一组二进制代码输出的组合逻辑电路。(第三章)
实体(entity)：实体提供电路设计的公共信息, 是VHDL设计电路的最基本部分。(第一章)
事件（event）：某个信号有值的变化且恰好刚刚发生。(第一章)
全加器（full—adder）：完成当前位加数、被加数和相邻低位的进位的加法运算的组合逻辑电路。全加器的“全”字主要是指在进行1位二进制加法运算时，考虑相邻低位的进位输入。(第三章)
半加器（half—adder）：完成当前位加数和被加数的加法运算的组合逻辑电路。半加器的“半”字主要是指在进行1位二进制加法运算时，不考虑相邻低位的进位输入。(第三章)
冒险（hazard）：由于竞争而可能在电路输出端产生毛刺的现象。(第三章)
多路选择器（multiplexer）：由输入地址码决定从多个输入端选择一路数据信号输出的组合逻辑电路。(第三章)
进程（process）：VHDL的顺序行为语句的执行是一个接在另一个之后执行，它存在于VHDL程序中的进程行为之中。(第一章)
竞争（race）：指一个门电路多个输入信号同时跳变，或者一个信号经由不同的路径传到同一个门的输入端致使信号到达时间不同的现象。(第三章)
    超高速集成电路描述语言（VHDL）：描述复杂的国际通用电路系统硬件描述语言。(第一章)
    异步（asynchronous）：没有固定时间关系的工作方式。(第四章)
异步时序逻辑电路（asynchronous sequential logic circuit）：构成时序电路的触发器没有统一的时钟脉冲，触发器的状态变化不是同时发生的。(第四章)
特征方程（characteristic equation）：描述触发器逻辑功能的方程。(第四章)
清零信号（clear）：使触发器输出端置0的输入信号。(第四章)
时钟脉冲（clock pulse ）：在所有时钟周期内，0、1信号有规律地交替变化。(第四章)
边沿触发（edge triggered）：在时钟边沿处发生状态改变的触发方式。(第四章)
边沿触发器（edge-triggered flip-flop）：在时钟边沿处改变触发器的输出状态。(第四章)
触发器（flip-flop）：在激励信号的作用下改变输出状态的双稳态数字电路，可以存储一位二值信息，触发器使用时钟信号。(第四章)
JK触发器（JK flip-flop）：有J、K输入信号，并具有置位、复位、保持和计数功能的触发器。(第四章)
电平触发（level tiggered）：在时钟电平期间发生状态改变的触发方式。(第四章)
主从触发器（master-slave flip-flop）：由两个同步RS触发器组成的触发器。在时钟高（低）电平时存储输入信号，输出状态不变，在时钟低（高）输出状态改变。(第四章)
次态（next state）：时钟信号作用之后的触发器状态。(第四章)
置位信号（preset）：使触发器输出端置1的输入信号。(第四章)
现态（present state）：时钟信号作用之前的触发器状态。(第四章)

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。