《EDA技术》复习题-电⼦版答案
⼀、填空题
1、⽬前国际上较⼤的PLD器件制造公司有Altera 和Xilinx 公司。
2、当前最流⾏并成为IEEE标准的硬件描述语⾔包括VHDL 和Verilog HDL 。
3、⾼密度可编程逻辑器件HDPLD包括EPLD 、CPLD 和FPGA 。
4、PLD从集成密度上可分为LDPLD 和HDPLD两类，其中HDPLD包括__EPLD_ ____、__ CPLD_____和___FPGA _____三种。
5、EDA设计流程包括设计准备、设计输⼊、设计处理和器件编程四个步骤。
6、图形⽂件的扩展名是_.bdf__；QuartusII所建⼯程的扩展名是_.qpf_；⾃建元件图形符号⽂件的扩展名_.bsf__；Verilog HDL所编程序的扩展名为__.v__ 。
7、图形⽂件的扩展名是 .bdf ；⽮量波形⽂件的扩展名是.vwf ；⾃建元件图形符号⽂件的扩展名.bsf 。
8、可编程逻辑器件的优化过程主要是对__速度__和___资源___的处理过程即时间优化和⾯积优化。
9、EDA设计输⼊主要包括__图形输⼊__、__ ⽂本输⼊和__ 波形__输⼊。
10、设计处理的最后⼀步是产⽣可供器件编程使⽤的数据⽂件，对CPLD来说是产⽣熔丝图⽂件即JEDEC⽂件，对于FPGA来说是产⽣位流数据⽂件Bitstream 。
11、EDA设计输⼊主要包括图形输⼊、⽂本输⼊和波形输⼊。
12、设计优化主要包括⾯积优化和速度优化。
13、Verilog HDL语⾔的扩展名为 .v 。
14、EDA的中⽂名称是电⼦设计⾃动化。
15、EDA仿真分为功能仿真⼜称前仿真、系统级仿真或⾏为仿真，⽤于验证系统的功
能；时序仿真⼜称后仿真、电路级仿真，⽤于验证系统的时序特性、系统性
能。
16、⼀般把EDA技术的发展分为_ __CAD____、__ CAE_____和___EDA____三个阶段。
17、阻塞型赋值符号为= ，⾮阻塞型赋值符号为<= 。
18、⽤assign描述的语句我们⼀般称之为组合逻辑，并且它们是属于并⾏语句，即与语句的书写次序⽆关；⽽⽤always描述的语句我们⼀般称之为组合逻辑或时序逻辑，并且它们是属于串⾏语句，即与语句的书写次序有关。
19、a=4?b1001<<2= 4?b0100 ；b=4?b1001>>2= 4?b0010 ；{a,b}= 8?b01000010 。
20、`timescale 1us/100ns中，1us 为时间基准单位，100ns 为模拟时间精度。
21、标准逻辑位数据类型常⽤的数值有…1?、…0?、…z?等。
22、在Verilog HDL中的常数包括___ 数字_、__ _未知x___和___⾼阻z__三种。
⼆、选择题
1、在EDA中，ISP的中⽂含义是 B 。
A、⽹络供应商
B、在系统可编程
C、集成可编程芯⽚
2、基于HDL语⾔的设计称之为____B____的设计。
A、⾃底向上
B、⾃顶向下
C、积⽊式
D、定层
3、基于下⾯技术的PLD器件中允许编程次数最多的是 C 。
A、FLASH
B、EEROM
C、SRAM
D、PROM
4、⼤规模可编程器件主要有CPLD和FPGA两类，其中CPLD通过 A 实现其逻辑功能。
A、可编程乘积项逻辑
B、查表(LUT)
C、输⼊缓冲
D、输出缓冲
5、⼤规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与⼯作原理的描述中，正确的是___C____。
A、FPGA全称为复杂可编程逻辑器件
B、FPGA是基于乘积项结构的可编程逻辑器件
C、基于SRAM的FPGA器件，在每次上电后必须进⾏⼀次配置
D、CPLD是现场可编程逻辑器件
6、以下器件中不属于Altera 公司⽣产的是___D____。
A、ispLSI系列器件
B、XC9500系列器件
C、MAX系列器件
D、Virtex系列器件
7、基于PLD芯⽚的设计称之为____A____的设计。
A、⾃底向上
B、⾃顶向下
C、积⽊式
D、定层
8、⼤规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与⼯作原理的描述中，正确的是___C_____。
A、FPGA全称为复杂可编程逻辑器件；
C、基于SRAM的FPGA器件，在每次上电后必须进⾏⼀次配置；
D、在Altera公司⽣产的器件中，MAX7000系列属FPGA结构。
9、在EDA中，ISP的中⽂含义是 B 。
begin和start区别A、⽹络供应商
B、在系统可编程
C、集成可编程芯⽚
D、使⽤编程器烧写PLD芯⽚
10、Altera Cyclone II系列的芯⽚EP2C8Q208C8N是属于___C_____ 。
A、ROM
B、CPLD
C、FPGA
D、GAL
11、下列__B__流程是正确的基于EDA软件的FPGA / CPLD设计流程。
A、原理图/HDL⽂本输⼊→适配→综合→功能仿真→编程下载→硬件测试
B、原理图/HDL⽂本输⼊→功能仿真→综合→适配→编程下载→硬件测试
C、原理图/HDL⽂本输⼊→功能仿真→综合→编程下载→适配→硬件测试
D、原理图/HDL⽂本输⼊→功能仿真→适配→编程下载→综合→硬件测试
12、⼦系统设计优化，主要考虑提⾼资源利⽤率减少功耗（即⾯积优化），以及提⾼运⾏速度（即速度优化）；指出下列 A 是速度优化。
A、流⽔线设计
B、资源共享
C、逻辑优化
D、串⾏化
13、下⾯在对原理图输⼊设计⽅法进⾏数字系统设计的描述中， C 是不正确的。
A、原理图输⼊设计⽅法直观便捷，但不适合完成较⼤规模的电路系统设计；
B、原理图输⼊设计⽅法⼀般是⼀种⾃底向上的设计⽅法；
C、原理图输⼊设计⽅法⽆法对电路进⾏功能描述；
D、原理图输⼊设计⽅法也可进⾏层次化设计。
14、在C语⾔的基础上演化⽽来的硬件描述语⾔是___B_____。
A、VHDL
B、Verilog HDL
C、AHD
D、CUPL
15、EDA的中⽂含义是 A 。
B、计算机辅助计算
C、计算机辅助教学
D、计算机辅助制造
16、执⾏Quartus II的 B 命令，可以检查设计电路错误。
A、Create Default Symbol
B、Compiler----编译
C、Simulator ----时序仿真
D、Timing Analyzer ---时序分析
17、下列EDA软件中，____B____不具有逻辑综合功能。
A、Max+Plus
B、ModelSim
C、Quartus II
D、Synplify
18、在EDA⼯具中能完成在⽬标系统器件上布局布线软件称为 C 。
A、仿真器
B、综合器
C、适配器
D、下载器
19、下列EDA软件中，___B_____不具有逻辑综合功能。
A、Max+Plus
B、ModelSim
C、Quartus II
D、Synplify
20、⼀种“a=2b'01;b=3b'001;”那么{a,b}= C 。
A、4b'1011
B、3b'001
C、5b'01001
D、3b'0001
21、在Verilog HDL语⾔中，⽤ A 表⽰时钟信号的上升沿。
A、posedge clk
B、negedge clk
C、clk?event
D、clk=?1?
22、V erilog HDL程序中，以下标识符正确的是 D 。
B、if
C、?b
D、adder8
23、下列标识符中，_____B_____是不合法的标识符。
A、State0
B、9moon
C、Not_Ack_0
D、signall
24、设变量X=3?B010，Y=5?h1B , 则{X,Y}的值是 A 。
A、01011011
B、01010110
C、11011010
D、01001011
25、在Verilog HDL语⾔中，⽤ B 表⽰时钟信号的下降沿。
A、posedge clk
B、negedge clk
C、clk?event
D、clk=?1?
26、在Verilog HDL的端⼝声明语句中，⽤ D 关键字声明端⼝为输⼊⽅向。
A、output
B、inout
C、in
D、input
27、在verilog语⾔中整型数据与 C 位寄存器数据在实际意义上是相同的。
A、8
B、16
C、32
D、64
28、V erilog HDL程序的每个模块的内容都是嵌在 C 两语句之间。
A、start和endmodule
B、module和end
C、module和endmodule
D、start和endstart
29、不符合1987VHDL标准的标识符是 C 。

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。