十分钟学会ISE
声明
本系列文档、软件的版权为Digital Power Studio工作组所有。Digital Power Studio工作组保留所有权利。欢迎转载，但请保留这段版权声明；请勿用于商业用途。
Copyright (c) 2004, Digital Power Studio. All rights reserved.
History
Revision Date Issuer Notes
Release
1.0 Mar 3, 2005 Badfish First
目录
概述 (4)
实验目的 (4)
软件准备 (5)
programme用法
流程介绍 (5)
新建项目： (5)
编写和导入代码文件 (8)
调用Modsim进行仿真 (11)
约束文件 (13)
综合与实现 (15)
下载 (16)
十分钟学会ISE 概述
这个文档主要帮助大家熟悉利用ISE进行Xilinx公司FPGA代码开发的基本流程。主要是帮助初学者了解和初步掌握ISE的使用，不需要FPGA的开发基础，所以对每个步骤并不进行深入的讨论。
本文介绍的内容从新建project一直到下载到硬件观察现象为止，涵盖整个开发过程。考虑到我们的开发一般以Verilog HDL或VHDL为主，在本文中未介绍原理图输入工具和IP核使用工具等。这同时是出于为了使文章脉络更清晰，让大家更快地学会ISE的考虑。关于这些专用工具，可以参看HELP或者其他文档。
为了有个更直观的理解，我们需要一个实验平台，在本文中，采用的是Digital Power Studio工作组FPGA SPARK1.1综合开发平台的Xilinx标准型开发系统。如图1所示（图中为Altera子板，只需改成Xilinx的即可）。在该开发系统中，所采用的芯片是SPARTAN II系列的XC2S200。可以参看www.fpga/solution/fpgaspark.htm中对该系统的介绍。
图1 FPGA SPARK1.1 外观图
实验目的
在如上系统中右边有一个128×64带背光的点阵型液晶。我们的实验就是用Verilog HDL编写一段代码驱动液晶显示一个流氓兔。其效果如图2所示：
图2 点阵液晶上显示流氓兔的效果图
软件准备
本文介绍的是Xilinx公司的ISE开发环境。现在最新的版本是ISE6.3，其界面与ISE5.0一致。为了更好地进行仿真，还需要安装Modsim。但是ISE本身可以进行仿真，也可以不安装Modsim。
流程介绍
新建项目：
在开始Æ程序ÆXilinx ISE 5中到Project Navigator，点击打开。也可以通
过双击桌面上Project Navigator的快捷方式打开。ISE开发环境如图3所示：

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。