A llegro中的约束规则设置
Allegrophan
刚好五个字
修订记录
日期版本描述作者2008-12V1.0初版，学完的总结。适用于Cadence15.5版本。Allegrophan 2009-09-08V1.1小改，修改部分措辞Allegrophan
2009-10-14V1.2小改，更正、修改几个错漏之处。添加一些说明性文字。
感谢里的佳猪、梦姑娘等朋友的指正！
Allegrophan
目录
一：Physical（Line/vias）rule物理特性（线宽和过孔）约束设置： (4)
1）“Set values”设置约束特征值 (5)
2）“Attach property”绑定约束 (6)
3）“Assignment table”约束规则分配 (8)
二“Spacing rule”间距约束设置 (9)
1）“Set values”设置约束特征值 (9)
2）“Attach property”绑定约束 (10)
3）“Assignment table”约束规则分配 (11)
三Constraint areas区域约束设置 (12)
四Allegro中走线长度的设置 (13)
1）差分线等长设置 (13)
2）一组Net等长 (16)
3）XNet等长 (17)
values什么意思
线宽、线距、区域的约束主要在“Constraints Sys ”中设置，点击“Setup/Constraints ”或点击图标打开“Constraints Sys
”窗口，如下：
“Constraints Sys ”窗口分两个级别，第一级别有两类：Standard design rules 和Exte Extended
nded design rules 。Standard design rules 仅有一级分类，点击“Set standard values ”设置默认约束值，如下：
“Extended design rules”下一级分为三类不同约束设置：Spacing rule间距约束设置、Physical（Line/vias）rule物理特性（线宽和过孔）约束设置和Constraint areas区域约束设置。它们的下一级分类其实是具体约束设置的操作步骤，分别有：“Set values”、“Attach property”、“Assignment table”和“Set DRC modes”。
一：Physical（Line/vias）rule物理特性（线宽和过孔）约束设置：
我们以以下的DDR2
部分的线宽要求为例进行设置：
间距，其中B）的线宽线距可用于Neck mode在BGA区域的出线。

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。