第四章 周边电路区设计    2
1.1 GOA设计    2
1.1.1 GOA驱动原理简介    2
1.1.2 GOA框架结构和驱动时序详解    2
1.1.3 GOA框架结构和驱动时序详解    5
1.1.4 GOA设计流程    7
1.2 Seal area设计    9
1.2.1 扫描线和数据线布线（Fan out）    9
1.2.2 PLG走线    9
1.2.3 ESD设计    9
1.2.4 Test keys    10
1.3 PAD设计    10
1.3.1 Cell Test Pad 设计基准    10
1.3.2 FPC Pad设计基准    10
1.3.3 COG Pad 设计基准    11
1.3.4 Via and ITO设计基准    11
array工艺详解
第一章 周边电路区设计
1.1 GOA设计
1.1.1 GOA驱动原理简介
(1). GOA(gate on array) technology：利用薄膜晶体管工艺将栅极驱动电路集成在Array glass上的技术。
(2). GOA的优势：
a) 成本降低: 省掉了Gate IC，主要适用大尺寸；
b) Module工艺产量&良率提升: 无Gate IC bonding；
c) 实现窄边框: Mobile高分辨率产品适用。
(3). 关键技术：shift register
1.1.2 GOA框架结构和驱动时序详解：
GOA电路的功能是在一帧时间内，顺序对各行gate线输出高电平方波，将这些gate线对应的像素TFT逐行开启，以便data线对像素区内所有子像素完成一次充电刷新。
图 1-1  GOA 电路框架图及时序图
一般的GOA设计，在栅极线的两端均会排布GOA电路，以便Panel可以有对称的宽度，方便设计和工艺流程，也更满足终端产品对FPD产品的要求。
对小尺寸FPD产品，由于栅极线的负载较小，一般可采用GOA交叉驱动，即一边GOA驱动
奇数行栅极线，另一边GOA驱动偶数行栅极线，左右互不干扰，在时间上交错，达到顺序开启栅极线的效果，称为单边驱动，这样可以节省边框宽度和功耗。
对中大尺寸FPD产品，由于栅极线的负载较大，为了正常开启栅极线，GOA多采用双边驱动，即对于一行栅极线，左右两边均会有一个GOA单元对其进行充电，在此种情况下，左右GOA电路设计完全对称，称为双边驱动。
如图1-1是一个GOA框架图和时序图（仅画出了左半部，假设本例为双边驱动）,下面以本GOA电路为例子，说明GOA的工作时序原理。
(1) GOA电路的输入信号：
a) 时钟信号：一组或多组，每组包含互补的CLK和CLKB信号，每组时钟信号对应一组GOA单元，本例中有2组GOA信号，CLK1&CLK3互补，对应奇数组GOA单元，CLK2&CLK4互补,对应偶数组GOA单元，如右边时序图所示。
b) 恒压信号：高电平VGH，低电平VGL，一般需要一个VGH，一个VGL，根据GOA单元内电路结构的不同，也可能不需要或者需要多个VGH或VGL信号（由于每个GOA单元所需的恒
压信号类型和连接方式都是相同的，所以图中未画出）。
c) 开启信号：每组GOA单元的第一个GOA单元所需的输入信号STV，根据GOA电路结构的不同，需要一个或多个STV信号，本例中2组GOA单元，只需要一组STV信号。
(2) GOA电路的输出信号：
顺序对各栅极线输出方波脉冲（移位寄存器功能），如图1-x中的G1~G6等。
(3) GOA单元(GOA unit 1～ 6等)介绍：
a) GOA单元的开启条件：
一个GOA单元所连接的CLK信号，会周期性的出现高电平方波，在CLK出现高电平方波时，在满足以下两个条件时，该GOA单元会输出高电平方波，开启栅极线所连接的像素TFT：
i. 在该高电平方波前，该行GOA收到了INPUT信号输入的开启信号，对每组GOA的第一个GOA单元（本例中的GOA unit 1 & 2），INPUT信号为控制单元提供的STV信号，对其余GOA单元，INPUT信号由本组GOA内上一个GOA单元的output提供，如图中所示的“Input to
next”。
ii. 在该高电平方波前，该行GOA未收到RESET信号输入的关闭信号，对每组GOA的最后一个GOA单元（本例中未画出），RESET信号由本组GOA内下一个GOA单元的output提供，如图中所示的“Reset to previous”，特别地，对每组GOA的最后一个GOA单元，由于已经是最后一个GOA单元，所以需要增加额外的电路设计，来对其提供RESET信号。
b) 每个GOA单元的输出：
i. 如满足以上2个条件，则该GOA 输出高电平方波，开启其连接栅极线上方的像素TFT。
ii. 其输出还将作为RESET信号连接至本组GOA内上一个GOA单元，用于关闭上一个GOA单元的输出（第一个GOA单元无需输出RESET信号）。
iii. 其输出还将作为INPUT信号连接至本组GOA内下一个GOA单元，用于本行GOA对应开启时间结束后，开启下一个GOA单元（最后一个GOA单元无需输出INPUT信号）。
(4) 时序说明：
a) 结合以上对各单元和信号的解释，说明GOA的整体工作时序：
一帧开始后，控制单元对GOA电路输入所需的STV信号和CLK信号，各组GOA的第一GOA单元接收到STV信号，在各自对应的CLK高电平时，输出高电平方波，如时序图的G1&G2，该输出不仅用于其对应栅极线的开启，也作为INPUT信号作用于下一个GOA单元。
从各组GOA的第二个GOA单元开始，后续GOA单元接收到其前一个GOA单元提供的INPUT信号，在各自对应的CLK高电平时，输出高电平方波，该输出不仅用于其对应栅极线的开启，也作为INPUT信号作用于下一个GOA单元，还作为RESET信号作用于上一个GOA单元。如此直至最后一个GOA输出结束为止（如上所述，最后一个GOA无需输出INPUT）。
每个GOA单元会在本行开始输出时，关闭同组内上一行GOA的输出，其下一行GOA，也将在本行输出结束之后开始输出并关闭本行输出，如此，各组GOA即可实现顺序输出，实现了shift register的功能。如时序图中G1-G3-G5顺序无交叠的输出，G2-G4-G6顺序无交叠的输出。
b) 使用多组GOA单元的方法：
由时序图可看出，第二组CLK(CLK2&CLK4)，相对于第一组CLK(CLK1&CLK3)延后半个方波宽度，由此导致其输出也相对延后半个宽度，由此出现了各组output之间的交叠，为了保证正常的像素充电，具体方法是：
i.   设置STV时间和CLK方波宽度为实际每行栅极线开启时间的2倍（图中H表示每行栅极线分配的实际开启时间）。
ii. 每次只在栅极线开启的后一半时间进行像素充电，如图中各输出波形上灰方框所占据区域。
c) 使用多组GOA单元的原因：
i. 降低功耗
ii. 提高驱动能力
不利影响是会增加边框宽度和引入信号线数目，设计时需权衡。
(5) 单边驱动的GOA
图 1-2  单边驱动的GOA电路框架图及时序图
图1-2为4CLK的单边驱动GOA的框架图和时序图，与双边前述双边驱动4CLK原理相似，读者可自行分析。
1.1.3 GOA单元电路结构详解：
上一节详细说明了GOA整体电路的框架图和工作时序，下面介绍具体GOA单元内的电路组成，说明其如何实现上一节所介绍的时序功能。
(1) 4T1C结构GOA介绍
图 1-3  4T1C GOA电路及时序图
4T1C是最基本的a-Si GOA单元电路，由于存在噪声严重等问题，现在已经不采用，下面结合图1-3电路及时序图说明4T1C GOA单元电路工作原理。
Step ①：没有Input信号输入GOA单元，虽然CLK电压会出现高电平，但是由于PU点保持低电压，TFT T1处于关闭状态，GOA无输出。
Step ②：Input信号（一般GOA单元的Input为Output[N-1]，第一行GOA单元的Input为STV）通过T4输入，使PU点变为高电平，M3开启，但此时CLK处于低电平，所以GOA仍然无输出。
Step ③：CLK变为高电平，由于PU点已经为高电平，所以T1开启，且Output会输出高电平，由于电容C1，以及T1自身的寄生电容的存在，随着Output电位的抬高，PU点电位会进一步抬高，从而T1开启更大，进一步提高T1充电能力，保证像素充电。

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。