《组合逻辑电路分析》练习题及答案
[4.1] 分析图P4.1电路的逻辑功能,写出Y1、、Y2的逻辑函数式,列出真值表,指出电路完成什么逻辑功能。
图P4.1
[解]
真值表:
ABC | Y1 Y2 |
000 | 0 0 |
001 | 1 0 |
010 | 1 0 |
011 | 0 1 |
100 | 1 0 |
101 | 0 1 |
110 | 0 1 |
111 | 1 1 |
由真值表可知:电路构成全加器,输入A、B、C为加数、被加数和低位的进位,Y1为“和”,Y2为“进位”。
[4.2] 图P4.2是对十进制数9求补的集成电路CC14561的逻辑图,写出当COMP=1、Z=0、和COMP=0、Z=0时,Y1~Y4的逻辑式,列出真值表。
图P4.2
[解]
(1)COMP=1、Z=0时,TG1、TG3、TG5导通,TG2、TG4、TG6关断。
,
(2)COMP=0、Z=0时,
Y1=A1, Y2=A2, Y3=A3, Y4=A4。
COMP=1、Z=0时的真值表
十进制数 | A4A3A2A1 | Y4Y3Y2 Y1 | 十进制数 | A4 A3 A2 A1 | Y4 Y3 Y2 Y1 |
0 | 0 0 0 0 | 1001 | 8 | 1000 | 0001 |
1 | 0001 | 1000 | 9 | 1001 | 0000 |
2 | 0010 | 0111 | 伪 码 | 1010 | 0111 |
3 | 0011 | 0110 | 1011 | 0110 | |
4 | 0100 | 0101 | 1100 | 0101 | |
5 | 0101 | 0100 | 1101 | 0100 | |
6 | 0110 | 0011 | 1110 | 0011 | |
7 | 0111 | 0010 | 1111 | 0010 | |
COMP=0、Z=0的真值表从略。
[题4.3] 用与非门设计四变量的多数表决电路。当输入变量A、B、C、D有3个或3个以上为1时输出为1,输入为其他状态时输出为0。
[解] 题4.3的真值表如表A4.3所示,逻辑图如图A4.3所示。
表A4.3
ABCD | Y | ABCD | Y |
0 0 0 0 | 0 | 1000 | 0 |
0001 | 0 | 1001 | 0 |
0010 | 0 | 1010 | 0 |
0011 | 0 | 1011 | 1 |
0100 | 0 | 1100 | 0 |
0101 | 0 | 1101 | 1 |
0110 | 0 | 1110 | 1 |
0111 | 1 | 1111 | 1 |
图A4.3
[4.4] 有一水箱由大、小两台泵ML和M十进制转二进制题目S供水,如图P4.4所示。水箱中设置了3个水位检测元件A、B、C。水面低于检测元件时,检测元件给出高电平;水面高于检测元件时,检测元件给出低电平。现要求当水位超过C点时水泵停止工作;水位低于C点而高于B点时MS单独工作;水位低于B点而高于A点时ML单独工作;水位低于A点时ML和MS同时工作。试用门电路设计一个控制两台水泵的逻辑电路,要求电路尽量简单。
图P4.4
[解] 题4.4的真值表如表A4.4所示。
表A4.4
ABC | MS ML |
000 | 0 0 |
001 | 1 0 |
010 | × × |
011 | 0 1 |
100 | × × |
101 | × × |
110 | × × |
111 | 1 1 |
真值表中的、、、为约束项,利用卡诺图图A4.4(a)化简后得到:
图A4.4
, (MS、ML的1状态表示工作,0状态表示停止)。
逻辑图如图A4.4(b)。
[4.5] 设计一个代码转换电路,输入为4位二进制代码,输出为4位循环码。可以采用各种逻辑功能的门电路来实现。
[解] 题4.5的真值表如表A4.5所示。
表A4.5
二进制代码 | 循环码 | 二进制代码 | 循环码 | ||||||||||||
A3 | A2 | A1 | A0 | Y3 | Y2 | Y1 | Y0 | A3 | A2 | A1 | A0 | Y3 | Y2 | Y1 | Y0 |
0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 0 |
0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 1 | 0 | 1 |
0 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 1 |
0 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 0 |
0 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | 0 |
0 | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 1 |
0 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 0 | 0 | 1 |
0 | 1 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 |
由真值表得到 , , ,
逻辑图如图A4.5所示。
图A4.5
[4.6] 试画出用4片8线-3线优先编码器74LS148组成32线-5线优先编码器的逻辑图。74LS148的逻辑图见图P4.6。允许附加必要的门电路。
图P4.6
[解] 以表示32个低电平有效的编码输入信号,以D4D3D2D1D0表示输出编码,可列出D4、D3与YEX4YEX3YEX2YEX1关系的真值表。如表A4.6所示。
版权声明:本站内容均来自互联网,仅供演示用,请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198,我们将在24小时内删除。
发表评论