科技创新
23
FPGA 在机载雷达信号处理系统中的应用探析
胡建伟
（江苏金陵机械制造总厂，江苏 南京 210000）
摘要：本文首先对FPGA 和机载雷达信号处理系统的概念简要概述，然后对机载雷达信号处理系统的结构、特点和FPGA 在机载雷达信号处理系统中的应用问题简要分析，最后从HDL 语言设计、自顶向下模块化设计、同步设计、流水设计、增量设计等方面阐述FPGA 在机载雷达信号处理系统中的应用设计。
关键词：FPGA；机载雷达信号处理系统；应用设计
随着FPGA 技术越来越成熟，基于FPGA 研发的系统功能也越来越强，而且这种系统设计方式理念更为先进，在成本、灵活性等方面均有较大优势。因此雷达行业设计人员也逐渐认识到了FPGA 在信号处理系统中的重要性，目前FPGA 在机载雷达信号处理系统中的应用越来越普遍。 1 FPGA 和机载雷达信号处理系统概念 1.1 FPGA FPGA 是专业集成电路中的一种半定制电路，该集成电路应用了PAL 和GAL 等可编程器
件，实现了定制电路和可编程器件的整合，让其同时具备二者的优点。FPGA 设计模式在通信行业中比较常见，FPGA 芯片能够以特定的模型为基础并在后续的研究中对其进行进一步优化，从而使基于FPGA 研发的系统具备更强的功能和优点，同时FPGA 芯片从构造方面进行了优化，使整个系统的结构更加简单、性能更加优越。FPGA 利用可编程逻辑列阵解决了器件门电路不足的问题，通过结构设计在设计成本、编程、集成等方面取得了一定优势，而算法和仿真设计等方面的运行效果也比较出[1]
。 FPGA 发展过程中逐渐将处理器和高速串行口融入其中，使其性能具有极大提高，某公司基于FPGA 研发的芯片在主频、硬核及波特率、数据处理、处理控制等方面的能力均获得了一定提升，而片上系统的出现更是让FPGA 设计产生质的飞跃，目前基于FPGA 已经已经可以设计可编程系统。FPGA 数字时钟管理器的瞬时抖动、相位偏移等参数都比较小，在Select 1O-U1tra 技术下更是支持多个输出标准。 1.2 机载雷达信号处理系统 机载雷达信号处理系统通过对AD 数据进行处理，使信号数据全数字化，最终通过对AD 数据接口以及雷达、航电、敌我识别、自动增益、机内自检测等设备系统的控制。首先机载雷达信号预处理工作主要对数据格式进行转换和压缩，然后在信号处理阶段完成相参积累和图像处理，最后去除雷达信号干扰并在得到实波束系统信号之后对其结果进行汇总[2]
。 2 机载雷达信号处理系统的结构和特点 2.1 机载雷达信号处理系统的结构 机载雷达信号处理系统结构一般采用主从式，即主机和从机结合的形式。该系统主机和从机分别负责不同的工作内容，雷达信号处理系统的主机负责调度各个工作流程、信号前后处理、信号对外接口等工作，而雷达信号处理系统的从
机主要负责对处理后的数据进行并行信号处理。总体来说，机载雷达信号处理系统需要对每一帧的数据信号分别进行录取、直通、分配、处理等方式，最终通过中断方式协调信号处理的精度即可将所有雷达信号通过总线互连，这样即可让目标点迹的数据在从机间高速串行。 2.2 机载雷达信号处理系统的特点 机载雷达信号处理系统一般采用并行总线，因此高度并行是该系统的特点，这种数据并行方式下可以实时对大量雷达信号数据进行处理。FPGA 在机载雷达信号处理系统中则主要作为数据处理器进行工作，但是FPGA 芯片一般作为辅助处理器与主处理器一同负责对机载雷达信号的处理工作。正常机载雷达信号处理系统利用数字脉冲压缩技术、IFF 滑窗技术、AGC 技术以及SAR 算法协助处理器完成对庞大雷达信号数据的处理，但是如果使用FPGA 芯片与主处理器一同工作可以很容易完成这些工作。 2.3 FPGA 在机载雷达信号处理系统中的应用问题 2.3.1 软硬功能划分和协同 FPGA 大规模应用之后软件和硬件之间的功能划分和工作协同将成为阻碍机载雷达信号处理系统工作效率的问题，硬件需要复杂的设计工作并且牺牲灵活性和精度才能完成对庞大雷达信号数据的处理，而且硬件的算法也受到了严重限制。在此情况下可以直接对硬件设计进行改进，让浮点算法与定点算法进行结合，可以提高FPGA 的运算速度和精度。如果将乘法器和内嵌处理器与机载雷达信号处理系统进行结合，即可利用FPGA 实现软件与硬件的功能划分和工作协同。 2.3.2 高速串行通道代替并行总线 高速串行互连技术是最近几年发展起来的技术，而并行总线是旧有的技术，总体来说并行总线技术在数据通过率、传输速率、时
钟、控制难度等方面均不如串行通道表现出，因此高速串行通道替代并行总线是必然选择。如果机载模块化设计的优点
雷达信号为48MHz 的三通道AD 数据，则串行通道的数据通过率为每通道16Gb、并行总线的数据通过率为每通道48MW；串行通道的传输速率为每通道2Gbps、并行总线的传输速率为144MWps；串行通道的时钟为100MHz、并行总线的时钟为144MHz；串行通道容易控制、并行总线难以控制。除此之外，串行通道的结构符合拓扑学原理，其灵活性更强，FPGA 采用串行通道可以在规模和灵活性均取得较大进步。
3 FPGA 在机载雷达信号处理系统中的应用设计
3.1 HDL 语言设计 FPGA 在机载雷达信号处理系统采用HDL 语言进行设计可以保证优化后的系统容易维护和移植，FPGA 与HDL 语言进行结合可以直接采用RTL 行为级描述，同时在IP CORE 的作用下机载雷达信号处理系统的设计性能必然会得到提高，因此HDL 语言设计采用参数化方法是比较科学的。 3.2 自顶向下模块化设计
FPGA 在机载雷达信号处理系统中自顶向下模块化设计具有维护容易、扩展方便、测试简单等优点，因此模块化设计在机载雷达信号处理系统中具有明显优势。模块化设计可以保证不同模块之间的层级性，只有模块化设计才能为后续的增量设计提供结构设计基础，但是模块化设计思路必须采用寄存器消除接口方面的负面影响。
3.3 同步设计 FPGA 在机载雷达信号处理系统中同步设计是主要设计思路，主要利用FPGA 的资源同步
性和丰富性降低异步电路的影响，同时利用
机载雷达信号处理系统的同步存储单位即可提高整个系统的运行速度和效率。这种设计方式可以降低整个系统的设计难度和成本，更容易让系统片内和片外的功能达到同步设计的要求。 3.4 流水设计 FPGA 在机载雷达信号处理系统中流水设计指的是按照逻辑延迟将数据通道分为不同时钟周期，通过这种设计方式即可达到提高系统时钟的目的，但是该种设计方式会导致数据通道的延迟升高，因此流水设计采用的同时必须采用寄存器资源消除延迟，从而保证雷达信号输入输出具备一致性。
3.5 增量设计 FPGA 在机载雷达信号处理系统中增量设计指的是对布局线路进行分析，只对部分改变的线路进行重新设计，而大部分线路保持原有布局。这样才能使用较短的时间完成对整个系统的设计工作，既降低了设计时间和成本又没有对设计一致性造成影响。 4 结语 综上所述，未来FPGA 在机载雷达信号处理系统中的应用会越来越成熟，同时也将彻底解决FPGA 在机载雷达信号处理系统中应用后软硬件冲突和串行通道替代并行总线的问题。 参考文献：
[1]曹晓敏.分布式无人机载雷达相参/非相参信号处理方法研究[D].西安电子科技大学,2019. [2]刘志云.基于多通道的LFMCW雷达信号处理与实现研究[D].电子科技大学,2018.

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。