IMPACT软件使⽤
Xilinx IMPACT⼯具使⽤
IMPACT
5.4.1 iMPACT综述与基本操作
1. iMPACT简介
iMPACT⽀持4种下载模式：边界扫描，从串模式、SelectMap模式以及Desktop配置模式。从串模式是⼀种常⽤配置电路，可⽤USB⼝或并⼝完成配置。SelectMap模式是⼀种并⾏配置模式，速度快，但需要使⽤多个信号管脚。Desktop模式是⼀种⾼速配置模式，可配置FPGA、PROM以及SystemACE，但需要专⽤的硬件设备。在实际中，由于边界扫描模式标准统⼀、设备简单，且可通过JTAG链路配置FPGA、CPLD以及PROM，使⽤最为⼴泛。因此本节主要基于边界扫描模式来介绍IMPACT 的使⽤⽅法。
当设计完成后，ISE调⽤BitGEN程序把布局布线后的.ncd⽂件转化成.bit⽂件，包括了配置数据和配置指令。如果使⽤JTAG模式，可直接将.bit⽂件通过iMPACT⽂件配置到FPGA芯⽚中。如果要⽤其它模式配置FPGA，则需要通过iMPACT进⾏格式转化，⽣成.mcs、.exo以及.hex等⽂件格式，表M对常⽤的配置⽂件进⾏⽐较和说明。
对于FPGA器件，iMPACT能够直接将.bit位流⽂件下载到芯⽚中，或者将其转换为PROM 器件的EXO/MCS⽂件格式，并下载到PROM芯⽚中。
2. iMPACT⽤户界⾯
有两种⽅法可以启动iMPACT软件，⼀种是在ISE过程管理区中，点击Generate Programming File前⾯的“+”号，再双
击“Configure Device”，在ISE环境下运⾏；另⼀种是通过点击“开始程序ISE9.1 Accessories iMPACT”，在Windows环境下单独运⾏。
iMPACT的⽤户界⾯主要由File、Edit、View、Operations、Options、Output、Debug、Window、Help菜单栏和常⽤⼯具栏组成。下⾯对常⽤的菜单栏操作进⾏简要介绍。
File菜单
File菜单包含了常见的⽂件操作，其中的“Initialize Chain”⽤于⾃动完成边界扫描JTAG链上的器件类型和数⽬；“Export Project to CDF”⽤于把向前项⽬信息保存到CDF （Chain Description File）⽂件中。
Edit菜单
Edit菜单包含了常⽤的配置操作，其中的“Add Device”⽤于⼿动创建JTAG扫描链时添加PROM或FPGA芯⽚；“Assign Configuration File”⽤于指定配置⽂件；“EDIT ROM”⽤于修改和删除PROM芯⽚；“Preference”⽤于设定iMPACT的通⽤选项。
View菜单
View菜单包含了各个窗⼝显⽰/关闭的操作。
Operations菜单
Operations菜单包含了配置、验证、擦除以及各类验证操作。其中“Program”⽤于对器件编程，下载相应的配置⽂
件；“Verify”⽤于验证下载是否正确；“Erase”⽤于擦除FPGA 或PROM芯⽚内的内容。
Options菜单
Options菜单包含编程、擦除以及回读等选项。
Output菜单
Output菜单包含了常⽤的电缆操作。其中“Cable Auto Connect”⽤于电缆⾃动连接；“Disconnect All Cables”⽤于断开所有电缆
Debug菜单
Debug菜单包含了JTAG扫描连所有的调试操作。其中“Start/Stop Debug Chain”⽤于启动或停⽌调试；“Chain Integrity Test”⽤于扫描⽴案完整性测试；“IDCODE Test”⽤于IDCODE测试。
Window菜单
Window菜单包含了窗⼝管理操作，如关闭窗⼝、上⼀下/下⼀个窗⼝等。
Help菜单
Help菜单包含了iMPACT的在线帮助和版本信息。
5.4.2 使⽤IMPACT创建配置⽂件
⼀个设计经过综合、实现之后，需要为器件⽣成相应的编程⽂件。ISE中内嵌了⽐特流⽣成器，可⽣成FPGA以及PROM格式⽂件，从⽽实现动态配置，并验证数据是否正确。由于Xilinx FPGA⽀持多种配置模式，因此在完成数据配置之前，需要选择⼀个合适的模式，以避免出现编程错误
1. 配置参数设置窗⼝
在过程窗⼝中，选中[Generate Programming File]并单击右键打开[Process Properties]窗⼝，在其中可完成对各类编程参数的选择和配置。
（1）通⽤参数设置窗⼝
通⽤参数设置窗⼝如图5-36所⽰，主要选择配置⽂件的格式以及各种校验规则。
图5-36 通⽤参数（General Options）设置窗⼝
其中相应的选项说明如下：
Run Design Rules Checker（DRC）：运⾏设计规则校验。建议使⽤该功能，在位流⽂件⽣成中进⾏规则校验，这样可对NCD⽂件进⾏评估。其默认值为选中。
Creat Bit File：创建位流⽂件。⽤于设计在实现后⽣成可配置的⽐特⽂件。其默认值为选中。
Creat Binary Configuration File：创建⼆进制配置⽂件。其默认值为不选中。
Creat ASCII Configuration File：创建ASCII配置⽂件。其默认值为不选中。
Creat IEEE 1532 Configuration File：创建符合IEEE 1532标准的配置⽂件，仅对Virtex系列芯⽚有关。其默认值为不选中。Creat BitStream Compression：使能⽐特⽂件压缩功能，可节约PROM的存储空间。
其默认值为不选中。
Enable Debugging of Serial Mode BitStream：使能⽐特⽂件的调试功能。其默认值为不选中。
Enable Cyclic Redundancy Checking（CRC）：使能循环冗余校验，在配置数据中添加4位校验码。其默认值为不选中。
（2）配置参数设置窗⼝
float up配置参数设置窗⼝如图5-37所⽰，主要完成配置电路所⽤管脚内部电阻的选择。
图5-37 配置参数（Configuration Options）设置窗⼝
其相应的选项说明如下：
Configuration Rate：配置数据速率。其默认值为4Mbps。
Configuration Clk（Configuration Pins）：⽤于选择配置时钟管脚CCLK内部是否使⽤上拉电阻，有“Pull up”和“Float”两种选择。选择上拉可以减⼩时钟信号线上的⼲扰信号，默认值为选择内部上拉。
Configuration Pin M0：⽤于选择模式控制管脚M0的内部电阻阻值，有“Pull Up”、“Float”和“Pull Down”3种选择，分别对应着上拉、悬空和下拉，其电阻值的范围为
50 ~ 100 ，上拉和下拉能在⼀定程度上减⼩⼲扰。默认值为选择内部上拉。
Configuration Pin M1：⽤于选择模式控制管脚M1的内部电阻阻值。同M0的说明。?Configuration Pin M2：⽤于选择模式控制管脚M2的内部电阻阻值。同M0的说明?Configuration Pin Program：⽤于选择编程控制管脚PROG的内部电阻阻值，
有“Pull Up”、“Float”和“Pull Down”3种选择，分别对应着上拉、悬空和下拉，上拉和下拉能在⼀定程度上减⼩⼲扰，避免⾮法操作。默认值为选择内部上拉。
Configuration Pin Done：⽤于选择DONE管脚的内部电阻阻值，有“Pull Up”、“Float”
和“Pull Down”3种选择，分别对应着上拉、悬空和下拉，其电阻值的范围为2 ~ 18 。
由于DONE信号为集电极开路输出，必须有终端电阻才能正常⼯作，如果外部电路中没有上拉电阻，则必须选择“Pull Up”；同样，在选择“Float”时，要保证外部电路中已有上拉电阻。
Configuration Pin Init
Configuration Pin CS
Configuration Pin DIn
Configuration Pin Busy
Configuration Pin RdWr
JTAG Pin TCK：⽤于选择JTAG时钟管脚TCK的内部电阻阻值，有“Pull Up”、“Float”
和“Pull Down”3种选择，分别对应着上拉、悬空和下拉，建议选择内部上拉。默认值为选择内部上拉。
JTAG Pin TDI：⽤于选择JTAG输⼊数据管脚TDI的内部电阻阻值，同TCK的说明。?JTAG Pin TDO：⽤于选择JTAG输出数据管脚TDO的内部电阻阻值，同TCK的说明。
JTAG Pin TMS：⽤于选择JTAG测试模式选择管脚TMS的内部电阻阻值，同TCK 的说明。
Unused IO Pins：⽤于选择未⽤管脚的内部电阻选择，同TCK的说明。默认值为FFFFFFFF。
User ID Code（8 Digital Hexadecimal）：⽤户码⾝份输⼊，其格式为8个16进制数。
DCI Update Mode：⽤于选择设计DCI进⾏阻抗调整的模式，有“As Required”、“Continuous”和“Quiet（Off）”3种选择，分别对应着仅在需要时调整阻抗、连续调整阻抗以及达到初始后便不再调整阻抗的3种模式。默认值为“As Required”。
（3）配置启动参数设置窗⼝
配置启动参数设置窗⼝如图5-38所⽰，主要完成配置电路时钟信号以及时钟驱动⽅案
的选择。
图5-38配置启动参数（Startup Options）设置窗⼝
注意：图M的配置窗⼝对于不同系列的FPGA芯⽚是略存区别的。对于早期的Virtex
和Spartan-2系列，还会有“Release Set/Res et（Output Events）”等选项，⽤于设置多
少个时钟周期后，复位/置位内部锁存器、触发器。
其相应的选项说明如下：
FPGA Start-Up Clock：⽤于选择FPGA芯⽚的配置时钟，有“CCLK”、“User Clock”
和“JTAG Clock”3个可选项。当配置模式为主模式时，则配置时钟由FPGA芯⽚⽣成；
当配置模式为从模式时，则配置时钟由外部提供。当配置PROM器件时，必须选择CCLK时钟；当选择JTAG模式的配置时钟，该时钟由JTAG接⼝TCK信号提供。⽤户⾃定义的配置时钟User Clock⽬前很少使⽤。默认值为CCLK。
Enable Internal Done Pipe：⽤于选择是否等待插⼊的延迟信号CFG_DONE后，DONE管脚有效，对于⾼速配置⽅案⾮常有效。默认值为不选择。
Done（Output Events）：⽤于设置多少个CFG_DONE周期后，使DONE信号有效。
默认值为4。
Enable Outputs（Output Events）：⽤于设置多少个时钟周期后，将输⼊、输出管脚从三态条件释放到实际的输⼊、输出结构。默认值为5。
Release Write Enable（Output Events）：⽤于设置多少个时钟周期后，释放全局写信号到触发器和存储器。如果选
择“Done”参数，表⽰当Done脚为⾼时，释放写使能信号；选择“Keep”，⽤于保持当前的写使能信号。默认值为6。
Release DLL（Output Events）：⽤于设置等待多少个时钟周期后，DLL输出有效。
默认值为“No Wait”。
Match Cycle：⽤于设置是否等到DCI匹配后，再进⼊启动周期。默认值为“No Wait”。?Drive Done Pin High：⽤于设置是否将Done置⾼。默认值为不选中。
（4）回读⽅式参数设置窗⼝
回读⽅式参数设置窗⼝如图5-39所⽰，主要⽤于回读⽂件格式和回读模式的设置。
图5-39 回读⽅式参数（Raedback Options）设置窗⼝
其相应的选项说明如下：
Security：⽤于设置是否在回读和重新配置数据时设置保护模式，有“Enable Readback and Reconfiguration”、“Disable Readback”和“Disable Readback and
Reconfiguration”3个选项，分别对应着使能回读和重新配置数据、禁⽌回读以及禁⽌回读和重新配置数据。其中，禁⽌回读和重配置是处于对设计保护考虑的；回读执⾏时，需要由M0/RTRIG脚产⽣⼀个上升沿来启动，需要⼀个外部的逻辑电路驱动CCLK时钟，以回读!RDATA管脚上的每⼀位数据。
Create ReedBack Data Files：⽤于创建回读⽂件。默认值为不选中。

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。