1. 冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（    ）
A. 指令操作码的译码结果
B. 指令和数据的寻址方式
C. 指令周期的不同阶段
D. 指令和数据所在的存储单元
答案为：C
2. 假定变量i，f，d数据类型分别为int, float, double(int用补码表示，float和double用IEEE754单精度和双精度浮点数据格式表示)，已知i=785，f=1.5678e3
，d=1.5e100，若在32位机器中执行下列关系表达式，则结果为真的是()
(I) i==(int)(float)i
(II)f==(float)(int)f
(III)f==(float)(double)f
(IV)(d+f)-d==f
            A.      仅I和II                      B.      仅I和III
            C.      仅II和III                  D.      仅III和IV
答案B
3.一个C语言程序在一台32位机器上运行。程序中定义了三个变量x，y和z，其中x和z是int型，y为short型。当x=127，y=-9时，执行赋值语句z=x+y
后，x、y和z的值分别是：
                                                                                     
A x=0000007FH ,  y=FFF9H , z=00000076H
B x=0000007FH ,  y=FFF9H , z=FFFF0076H
C x=0000007FH ,  y=FFF7H , z=FFFF0076H
D x=0000007FH ,  y=FFF7H , z=00000076H
答案 D
4. 某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址，现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储
器，则需要上述规格的ROM芯片数和RAM芯片数分别是（      ）
      A . 1、15        B . 2、15      C .  1、30        D . 2、30
答案D
5.  假定用若干个2K×4位芯片组成一个8K×8位的存储器，则地址0B1FH所在芯片的最小地址是（    ）
      A. 0000H    B. 0600H    C. 0700H    D. 0800H
答案D
6. 下列有关RAM和ROM的叙述中，正确的是（      ）
    I、 RAM是易失性存储器，ROM是非易失性存储器
    II、 RAM和ROM都是采用随机存取的方式进行信息访问
    III、RAM和ROM都可用作Cache
    IV、RAM和ROM都需要进行刷新
    A. 仅I和II     B. 仅II和III      C. 仅I,II，III      D. 仅II，III，IV
答案A
7. 某计算机的Cache共有16块，采用2路组相连映射方式，每个主存块大小为32字节，按字节编址。主存号129号单元所在主存块应装入到cache的
组号是（    ）
      A. 0            B. 2          C. 4          D. 6
答案C
8. 假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问cache缺失（未命中）50次 ，则Cache的命中率是（   
）
    A.  5%    B. 9.5%    C. 50%    D. 95%
答案D
9. 某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。
      假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转以
后的目标地址是（    ）
      A.2006H        B.2007H        C.2008H        D.2009H 
答案C
10. 下列关于RISC的叙述中，错误的是（    ）
    A．RISC普遍采用微程序控制器 
      B．RISC大多数指令在一个时钟周期内完成 
      C．RISC的内部通用寄存器数量相对CISC多 
      D．RISC的指令数、寻址方式和指令格式种类相对CISC少
答案A
11.  某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别是90ns、80ns、70ns和60ns，则该
计算机的CPU时钟周期至少是（    ）
A．90ns        B.80ns          C.70ns          D.60ns
答案A
12.  相对于微程序控制器，硬布线控制器的特点是（    ）
A．指令执行速度慢，指令功能的修改和扩展容易
B．指令执行速度慢，指令功能的修改和扩展难
C．指令执行速度快，指令功能的修改和扩展容易
D．指令执行速度快，指令功能的修改和扩展难
答案D
13.  下列存储器中，汇编语言程序员可见的是（    ）
A. 存储器地址寄存器（MAR）  B. 程序计数器（PC）
C. 存储器数据寄存器（MDR）  D. 指令寄存器（IR）
答案B
14.  下列不会引起指令流水阻塞的是（    ）
A. 数据旁路    B. 数据相关    C. 条件转移  D. 资源冲突
答案A
float几个字节多少位15. 假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是（    ）
A．10MB/s          B.20MB/S
C.  40MB/S            D.80MB/S
答案B
16.  下列选项中的英文缩写均为总线标准的是（    ）
A.  PCI、CRT、USB、EISA
B.  ISA、CPI、VESA、EISA
C.  ISA、SCSI、RAM、MIPS
D.  ISA、EISA、PCI、PCI-Express
答案D
17.  CRT的分辨率为1024×1024像素，像素的颜数为256，则刷新存储器的容量是（      ）。
A、256KB    B、512KB    C、1MB    D、8MB
答案C
18.  在PC机所配置的显示器中，若显示控制卡上刷新存储器的容量为1MB，则当采用800×600的分辨率模式时，每个像素最多可以有（      ）种
不同颜。
A、256        B、65536    C、16M    D、4096
答案B
19. 假定一台计算机的显示存储器用DRAM芯片实现，若要求显示分辨率为1600*1200，颜深度为24位，帧频为85Hz，显示总带宽的50% 用来刷新
屏幕，则需要的显存总带宽至少约为（    ）
A 、245 Mbps        B、979 Mbps
C、1958 Mbps        D、7834Mbps
**显存总带宽=1600×1200×24b×85Hz×2
                = 7 833 600 000 bps
                ≈7834Mbps
答案D
20.  下列选项中，能引起外部中断的事件是（    ）
        A. 键盘输入
        B. 除数为0
        C. 浮点运算下溢
        D. 访存缺页
答案A
21.  单级中断系统中，中断服务程序执行顺序是（    ）
    I、保护现场  II、开中断  III、关中断  IV、保存断点
    V、中断事件处理  VI、恢复现场  VII、中断返回
        A、I->V->VI->II->VII
        B、III->I->V->VII
        C、III->IV->V->VI->VII
        D、IV->I->V->VI->VII
答案A
友情提示：部分文档来自网络整理，供您参考！文档可复制、编辑，期待您的好评与关注！

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。