VCS
VCS是编译型Verilog模拟器，它完全支持OVI标准的Verilog HDL 语言、PLI和SDF。VCS具有目前行业中最高的模拟性能，其出的内存管理能力足以支持千万门级的ASIC设计，而其模拟精度也完全满足深亚微米ASIC Sign-Off的要求。VCS结合了节拍式算法和事件驱动算法，具有高性能、大规模和高精度的特点，适用于从行为级、RTL到Sign-Off等各个阶段。VCS已经将CoverMeter中所有的覆盖率测试功能集成，并提供VeraLite、CycleC等智能验证方法。VCS 和Scirocco也支持混合语言仿真。VCS和Scirocco都集成了Virsim 图形用户界面，它提供了对模拟结果的交互和后处理分析。
Vera
Vera验证系统满足了验证的需要，允许高效、智能、高层次的功能验证。Vera验证系统已被Sun、NEC、Cisco等公司广泛使用以验证其实际的产品，从单片ASIC到多片ASIC组成的计算机和网络系统，从定制、半定制电路到高复杂度的微处理器。Vera验证系统的基本思想是产生灵活的并能自我检查的测试向量，然后将其结合到
test-bench中以尽可能充分测试所设计的电路。Vera验证系统适用于功能验证的各个层次，它具有以下特点：与设计环境的紧密集成、
启发式及全随机测试、数据及协议建模、功能代码覆盖率分析。
Synopsys公司刚刚推出了新的混合形式验证工具Magellan。
Magellan将新的高性能形式工具引擎和内置VCS仿真工具引擎的强大能力相结合，以帮助工程师，发现可能掩藏于设计深层的需要仿真
几千个周期才能发现的设计错误。Magellan独特的混合型结构的设
计考虑，是为了处理数百万门级的设计和提供排除了会产生不利影响
的误报之后的确定性结果。新增的Magellan通过实现层次化验证（一
种可以使设计的设定和断言功能重复使用的强大的可验证设计技术），
加强了Synopsys 的Discovery?验证平台的能力。Magellan支持用
Verilog 和VHDL所做的设计，并被构建成符合正在成熟的SystemVerilog标准的工具。
Magellan的混合型结构使得这一工具能够在大规模的数百万门级设计中应用形式验证技术。这一结构独特地将VCS达到设计深层的能
力和形式验证引擎进行高级数学分析的能力相结合，来进行寻设计
错误的工作。将Magellan内置的VCS和形式验证引擎相互适应地和
明确地彼此利用，使得设计者能够发现可能掩藏于深层设计需要几千
个仿真周期才能发现的情况复杂的设计错误，从而节省了时间并减少
了反复次数。
Magellan通过排除会产生不利影响的误报并发送确定性结果，进一步提升验证能力。与传统的寄存器转换级（register transfer level ，
RTL）形式验证工具不同的是，Magellan帮助确保通过使用其内置的VCS引擎对其形式工具引擎所发现的特性违反进行验证，使这些特性违反在被报告之前，能够在真实仿真环境中被复制。
新增了Magellan之后，现在Synopsys的Discovery 验证平台实现
了层次化验证，这是强大的DFV（可验证设计）技术，其中通过VCS 和Vera将模块级设定和断言作为芯片级监控手段自动地重复使用。这一在统一验证平台下进行层次化验证的能力，确保了设计设定的彻底验证，同时提升了设计者的整体验证能力和水平。
top
Synopsys工具介绍（二）
1． LEDA
LEDA?是可编程的语法和设计规范检查工具，它能够对全芯片的VHDL和Verilog描述、或者两者混合描述进行检查，加速SoC的设计流程。 LEDA预先将IEEE可综合规范、可仿真规范、可测性规范和设计服用规范集成，提高设计者分析代码的能力。
3．Scirocco
Scirocco是迄今为止性能最好的VHDL模拟器，并且是市场上唯一为SoC验证度身定制的模拟工具。它与VCS一样采用了革命性的模拟技术，即在同一个模拟器中把节拍式模拟技术与事件驱动的模拟技术结合起来。Scirocco的高度优化的VHDL编译器能产生有效减少所需内存，大大加快了验证的速度，并能够在一台工作站上模拟千万
门级电路。这一性能对要进行整个系统验证的设计者来说非常重要。
5. Physical Compiler
Physical Compiler?解决0.18微米以下工艺技术的IC设计环境，是Synopsys物理综合流程的最基本的模
块，它将综合、布局、布线集成于一体，让RTL设计者可以在最短的时间内得到性能最高的电路。 通过集成综合算法、布局算法和布线算法。在RTL到GDS II的设计流程中，Physical Compiler向设计者提供了可以确保即使是最复杂的IC设计的性能预估性和时序收敛性。
6. ClockTree Compiler
ClockTree Compiler是嵌入于Physical Compiler的工具，它帮助设计者解决深亚微米IC设计中时钟树的时序问题。它不仅能够简化设计流程，而且可以极大的提高时钟树的质量：对于插入延时有5％－20％的改进，对时钟偏移有5％－10％的改进。
7. DC-Expert
DC得到全球60多个半导体厂商、380多个工艺库的支持。据最新Dataquest的统计，Synopsys的逻辑综合工具占据91%的市场份额。 DC Expert是十二年来工业界标准的逻辑综合工具，也是Synopsys 最核心的产品。它使IC设计者在最短的时间内最佳的利用硅片完成
公司介绍源码
设计。它根据设计描述和约束条件并针对特定的工艺库自动综合出一个优化的门级电路。它可以接受多种输入格式，如硬件描述语言、原理图和网表等，并产生多种性能报告，在缩短设计时间的同时提高设计性能。
8. DC Ultra
对于当今所有的IC设计，DC Ultra? 是可以利用的最好的综合平台。它扩展了DC Expert的功能，包括许多高级的综合优化算法，让关键路径的分析和优化在最短的时间内完成。在其中集成的Module Compiler数据通路综合技术， DC Ultra利用同样的VHDL/Verilog 流程，能够创造处又快又小的电路。
9. DFT Compiler
DFT Compiler?提供独创的“一遍测试综合”技术和解决方案。它和Design Compiler、Physical Compiler系列产品集成在一起的，包含功能强大的扫描式可测性设计分析、综合和验证技术。DFT Compiler
可以使设计者在设计流程的前期，很快而且方便的实现高质量的测试分析，确保时序要求和测试覆盖率要求同时得到满足。DFT Compiler
同时支持RTL级、门级的扫描测试设计规则的检查，以及给予约束
的扫描链插入和优化，同时进行失效覆盖的分析。
10． Power Compiler

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。