蚀刻（ETCH）
xposed
微影只是将光罩图案转移到光阻上，接下来利用这层光阻为罩幕（mask），以便对光阻下的薄膜或Si片进行选择性蚀刻或离子注入。蚀刻即是利用化学反应或物理作用，把光阻上的图案转移到薄膜上。
蚀刻的机制，按发生顺序可概分为「反应物接近表面」、「表面氧化」、「表面反应」、「生成物离开表面」等过程。所以整个蚀刻，包含反应物接近、生成物离开的扩散效应，以及化学反应两部分。整个蚀刻的时间，等于是扩散与化学反应两部分所用时间的总和。二者之中孰者所用时间较长，整个蚀刻快慢也卡在该者，故有「reaction limited」与「diffusion limited」两类蚀刻之分。
1．湿蚀刻
最普遍、也是设备成本最低的蚀刻方法，主要有三方面因素影响蚀刻速率 (etching rate)：蚀刻液浓度、蚀刻液温度、及搅拌 (stirring) 的有无。定性而言，增加蚀刻温度与加入搅拌，均能有效提高蚀刻速率，但浓度影响则较不明确。一个选用湿蚀刻配方的重要观念是「选择性」(selectivity)，指进行蚀刻时，对被蚀物去除速度与连带对其他材质(如蚀刻掩膜「etching mask」或承载被加工薄膜基板「substrate 」) 的腐蚀速度之比值。一个具有高选择性的蚀刻系统，应该只对被加工薄膜有腐蚀作用，而不伤及一旁蚀刻掩膜或其下的基板材料。
(1) 等向性蚀刻 (isotropic etching)
大部分的湿蚀刻液均是等向性，换言之，对蚀刻接触点的任何方向腐蚀速度并无明显差异。故一旦定义好蚀刻掩膜的图案，暴露出来的区域，便是往下腐蚀的所在；只要蚀刻配方具高选择性，便应当止于所该止之深度。
然而有鉴于任何被蚀薄膜皆有其厚度，当其被蚀出某深度时，蚀刻掩膜图案边缘的部位渐与蚀刻液接触，故蚀刻液也开始对蚀刻掩膜图案边缘的底部，进行蚀掏，这就是所谓的下切或侧向侵蚀现象(undercut)。该现象造成的图案侧向误差与被蚀薄膜厚度同数量级，换言之，湿蚀刻技术因而无法应用在类似「次微米」线宽的精密制程技术！
(2) 非等向性蚀刻 (anisotropic etching)
湿蚀刻「选择性」观念，是以不同材料的受蚀快慢程度来说明。然而自1970年代起，在诸如Journal of Electro-Chemical Society等期刊中，发表了许多有关碱性或有机溶液腐蚀单晶硅的文章，其特点是不同的硅晶面腐蚀速率相差极大，尤其是<111>方向，足足比<100>或是<110>方向的腐蚀速率小一到两个数量级！因此，腐蚀速率最慢的晶面，往往便是腐蚀后留下的特定面。
2．干蚀刻
干蚀刻是一类较新型，但迅速为半导体工业所采用的技术。其利用电浆 (plasma) 来进行半导体薄膜材料
的蚀刻加工。其中电浆必须在真空度约10至0.001 Torr 的环境下，才有可能被激发出来；而干蚀刻采用的气体，或轰击质量颇巨，或化学活性极高，均能达成蚀刻的目的。
干蚀刻基本上包括「离子轰击」(ion-bombardment)与「化学反应」(chemical  reaction) 两部分蚀刻机制。偏「离子轰击」效应者使用氩气(argon)，加工出来的边缘侧向侵蚀现象极微。而偏「化学反应」效应者则采氟系或氯系气体(如四氟化碳CF4)，经激发出来的电浆，即带有氟或氯之离子团，可快速与芯片表面材质反应。
干蚀刻法可直接利用光阻作蚀刻的阻绝遮幕，不必另行成长阻绝遮幕的半导体材料。而其最重要的优点，能兼顾边缘侧向侵蚀现象极微与高蚀刻率两种优点，换言之，此技术中所谓「活性离子蚀刻」(reactive ion etch；RIE) 已足敷「次微米」线宽制程技术的要求，而正被大量使用中。
Plasma Etch[等离子体刻蚀]
等离子体刻蚀（也称Dry Etch[干法刻蚀]）是集成电路制造中的关键工艺之一，其目的是完整地将掩膜图形复制到硅片表面，其范围涵盖前端CMOS栅极（Gate）大小的控制，以及后端金属铝的刻蚀及Via和Trench的刻蚀。在今天没有一个集成电路芯片能在缺乏等离子体刻蚀技术情况下完成。刻蚀设备的投资在整个芯片厂的设备投资中约占10%~12%比重，它的工艺水平将直接影响到最终产品质量及生产技术的先进性。
最早报道等离子体刻蚀的技术文献于1973年在日本发表，并很快引起了工业界的重视。至今还在集成电路制造中广泛应用的平行电极刻蚀反应室（Reactive Ion Etch-RIE）是在1974年提出的设想。
上图显示了这种反应室的剖面示意图和重要的实验参数，它是由下列几项组成：一个真空腔体和真空系统，一个气体系统用于提供精确的气体种类和流量，射频电源及其调节匹配电路系统。
等离子刻蚀的原理可以概括为以下几个步骤：
●在低压下，反应气体在射频功率的激发下，产生电离并形成等离子体，等离子体是由带电的电
子和离子组成，反应腔体中的气体在电子的撞击下，除了转变成离子外，还能吸收能量并形成大量的活性基团（Radicals）；
●活性反应基团和被刻蚀物质表面形成化学反应并形成挥发性的反应生成物；
●反应生成物脱离被刻蚀物质表面，并被真空系统抽出腔体。
在平行电极等离子体反应腔体中，被刻蚀物是被置于面积较小的电极上，在这种情况，一个直流偏压会在等离子体和该电极间形成，并使带正电的反应气体离子加速撞击被刻蚀物质表面，这种离子轰击可大大加快表面的化学反应，及反应生成物的脱附，从而导致很高的刻蚀速率，正是由于离子轰击的存在才使得各向异性刻蚀得以实现。
自从最初的平行电极型等离子体反应室被用于芯片制造以来，随着芯片尺寸的不断扩大及图形尺寸的不断减小，平行电极等离子刻蚀设备在过去20年中已得到了很大的改进，虽然其原理还是一样，但最大的改进在反应腔室周围加上磁场（Magnetic Enhanced RIE，MERIE)。由于电子在磁场和电场的共同作用下将作圆柱状回旋运动而不是电场下的直线运动，磁场的存在将直接导致反应气体电离截面的增加，磁场的引进会增强离子密度，并使得等离子刻蚀技术可以在更低气压下得以运用（<10mT)。由于离子密度的增加，撞击表面的离子能量也可以在不降低刻蚀速率的情况下被降低，从而提高刻蚀选择比。
当被刻蚀的线条宽小于0.25mm时，MERIE在控制刻蚀性能遇到了挑战，于是电感耦合等离子刻蚀（Inductive Coupled Plasma-ICP）便应运而生。ICP反应室是在RIE反应室的上方加置线圈状的电极，并通过电感耦合达到增强等离子密度的效果。目前在高端芯片生产中的导电体刻蚀基本上都采用ICP反
应腔体技术，其优点是可以用上下两组电极分别控制离子的密度和能量以达到最优化的组合，
这也是MERIE系统所无法比拟的。
随着集成电路最小尺寸不断减小、集成度的不断提高以及硅单晶衬底尺寸的扩大，对刻蚀设备的要求也越来越高。除了能提供高质量的刻蚀性能外，还要求刻蚀设备在大规模量产中能保证极高的稳定性、极低的缺陷率。
刻蚀设备制造商也在不断地优化其产品以满足前端研发的要求。就现有的理论研究及生产需要，新一代刻蚀设备将会具有以下几项特点，以满足芯片生产技术进一步发展的需要。
●精确的工艺参数调节及控制系统；
●反应腔内部材料进一步改善或新型材料的运用及自动清洁系统；
●先进的探测系统及容易操作的控制软件平台；
●在线检测及随时控制调节系统运用。
蚀刻工艺过程：
Ferrotec China 研发中心

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。