第30卷第12期2017年12月
传感技术学报
CHINESE JOUＲNAL OF SENSOＲS AND ACTUATOＲS
Vol.30No.12
Dec．2017
收稿日期：2017－08－21
修改日期：2017－10－28
A Wide Band Differential 50%Duty Cycle
Corrector for High Speed Sensors
CHEN Xiangyu *
（School of Foreign Languages ，Southeast University ，Nanjing 211189，China ）
Abstract ：A differential 50%Duty Cycle Corrector for high speed sensor is proposed in this paper．Compared with the conventional analog duty-cycle detectors designed in CMOS process ，the proposed circuit has a simple and robust ar-chitecture and proofs the possibility of clock duty cycle correction at frequencies as high as 4GHz．The novel features include a duty cycle detector using continuous-time integrator with a low-pass pre-filter and clock buffers chain de-signed with Source-Coupled Logic．The Duty Cycle Corrector is designed under Chartered 0．18μm CMOS process and optimized for high-speed operation．The experimental results show that the circuit can work well at frequencies ranging from 500MHz to 4．0GHz and the acceptable input duty cycle range is 30% 70%．The power consumption is 5．37
mW and output jitter is 19．3ps at 4GHz．The area of the test chip （include the probe pad ）is 550μm ˑ370μm．Key words ：Differential ；duty cycle corrector ；continuous-time integrator ；source-coupled logic
EEACC ：7230doi ：10．3969/j．issn．1004－1699．2017．12．016
用于高速传感器的宽频差分50%占空比校正器
陈祥雨
*
（东南大学外国语学院，南京211189）
摘
要：提出了一种用于高速传感器的宽带差分50%占空比校准电路。与传统CMOS 模拟占空比校准电路相比，所提出电
路结构简单工作稳定，并且证明了该电路的最高校正频率可达4GHz 。所提出电路中的占空比检测器采用基于低通预滤波的连续时间积分器和带有源耦合逻辑结构的时钟缓冲器链。采用了0．18μm CMOS 工艺，并针对高速应用条件进行了优化。实验结果表明，所提出电路在500MHz 至4．0GHz 频率范围内正常，可接受的输入占空比为30% 70%。在4GHz 输入信号条件下功耗为5．37mW ，输出抖动为19．3ps 。测试芯片面积为550μm ˑ370μm 。
关键词：差分；占空比校准电路；连续时间积分器；源极耦合逻辑中图分类号：TP393文献标识码：A 文章编号：1004－1699（2017）12－1876－08
在高速传感器采样电路中，时钟信号的完整性对于系统的信噪比和动态范围等性能至关重要［1－3］
。
随着工作频率的不断提高，想要获得具有合适波形、占空比、低附加抖动和足够幅度的时钟信号变得越来越困难。高速高精度ADC 在上述高速传感器采集电路中扮演着关键作用，
直接决定了信号的还原度和捕捉范围。当ADC 的有效位数达到12bit ，采样频率为200Msample /s 的情况下，采样时钟的占空比和抖动制约了ADC 的动态范围以及非线性误差。理论上可以将振荡器频率设置为系统时钟信号频率的两倍，并使用“二分频”模块生成50%的占空比时钟；不过，这样增加了系统功耗，并且在
多频系统中实用性不高。因此，业界通常采用占空
比校准电路（DCC ）来获得精确的50%占空比时钟。从已发表的技术文献来看，大多数常规DCC 基
于单端或单端输入差分输出［4－10］
结构。单端电路可能会在开关切换期间产生严重的电流尖峰，在高频
工作时产生较大的电源扰动。实际上，
与CMOS 静态逻辑相比，差分逻辑电路（例如，源极耦合逻辑
（SCL ））可以在以静态功耗为代价的情况下将开关
噪声降低两个数量级
［11－12］
。传统的基于电荷泵的DCC ［6］通常受电荷泵失配的影响。改进型差动电荷
泵
［7，10］
降低了电荷泵失配的影响，然而，输出时钟正负脉冲的传输特性失配是不可避免的。参考文
第12期陈祥雨：用于高速传感器的宽频差分50%占空比校正器
献［13］所述电路实现了较宽的占空比校正范围，且工作频率范围较宽，性能更好。
所提出的电路基于GF0．18μm CMOS工艺的高速DCC结构。整个DCC系统由两个负反馈回路组成，同时提高了收敛时间和精度。参考文献［13］中的控制级用来调节负载级电阻，替代了电流控制模式。与参考文献［13］基于低通滤波器的DCD不同，所提出的电路使用一种基于积分器的DCS结构作为DCD。当输入时钟波形具有50%占空比时，积分器输出差分信号为0。整个DCC系统由两个负反馈回路
组成，从而提高了精度和速度。所提出的DCC采用差分时钟信号，具有简单稳定的架构，可在高达4GHz的频率下进行时钟占空比校正。
1系统设计
DCC的顶层拓扑结构如图1所示，采用全差分架构。两个控制级CS1和CS2用于扩展输入占空比范围。缓冲级BUF1和BUF2基于SCL逻辑。占空比检测器（DCD）采用了一个具有低通预滤波器的连续时间积分器，可以提高积分的精度
。
图1DCC的顶层拓扑
如图1所示，在两个CS中，输出节点的直流偏
移电流可调，因此上升沿的输出转换速率可以增加
或减小，而下降沿同时获得了相反的调节效果。设
计中使用了一个反馈环路来产生差分控制电压CP
和CN，这样无论输入占空比如何，反馈电路始终将
输出占空比稳定在50%左右。图2展示了所提出
DCC的工作时序图。如图2所示，波形的占空比依
次从输入的30%变到输出的50%
。
图2所提出DCC的时序图
2DCS的顶层建模
所提出DCC中反馈回路的简化传递函数如式
（1）所示：
G（s）=K
DCD
·H（s）·K
CS
·e－s·t d（1）
因子K DCD表示DCD的转换系数，其值为8
mV/（1%error）。它表示，差分时钟信号若存在1%
占空比误差，则等效差分直流电压为8mV。K DCD的
精确值由时钟信号的振幅和波形决定，且高频时略
有下降。然而，在简化分析模型中，我们假设K DCD
在整个工作频率范围内是一个常数。H（s）是DCD
的电压－电压传递函数。DCD决定了直流环路增益
和环路主极点位置。K CS代表控制级的增益，e－s·t d表
示缓冲级的传播延迟
。
图3所提出DCC的等效小信号模型
图3表示了所提出DCC的等效模型。D in和
D
out
分别代表输入和输出占空比。反馈回路的传递
函数可以表示为
G（s）=
D
f
（s）
vimaxD
e
（s）
=K
cs
K
DCD
H（s）（1+e－st d1）e－s（t d1+t d2）（2）
假设t d1和t d2的值足够小，G（s）可近似表示为
7781
传感技术学报
www．chinatransducers．com 第30卷
G （s ）≈K cs K DCD H （s ）·e －st d ≈K cs K DCD H （s ）
1
1+st d
（3）式中：t d =t d 1+t d 2。
从式（2）到式（3）我们可以得到
H （s ）=－A dc
1－s /z
（1+s /p 1）（1+s /p 2）（1+s /p 3）
（4）
基于p 2，
z 和p 3远远超过DCD 的最大增益带宽乘积的假设，
H （s ）可以近似表示为H （s ）≈－A dc ［1/（1+s /p 1）］（5）
所以
G （s ）≈－A dc K cs K DCD
1
（1+st d ）（1+s /p 1）
（6）PM ≈180ʎ－90ʎ－arctan （A dc K cs K DCD p 1·t d ）
（7）
为了保证稳定性，相位裕度设置为大于60ʎ。为了证明所提出的DCC 的稳定性，分析了闭环函数的极点和零点，
表达式为T （s ）=D out （s ）D in （s ）=e －s （td 1+td 2）
1+K cs K DCD H （s ）（1+e －std 1）e －s （td 1+td 2）（8）图4给出了延迟时间对稳定性造成影响的一个例子。当延迟时间非常小时，极点位于s 1和s 1'，零点位于z 和z'。当延迟时间增加时，极点将向s 平面的右侧移动，导致不稳定。在本文中，整个DCC 系统由两个负反馈回路组成。额外的反馈路径扩展了带宽，并提高了高频环路增益。因此，高频下的精度和速度也得到了提高
。
图4延迟对闭环传递函数极点和零点的影响
仿真结果表明，在所提出的DCC 中，K CS 在工作频率范围内处于0．035%error /mV 到0．584%error /mV
之间，A dc =61．16dB ，如图7和图9所示。K DCD =8mV /（1%误差），在高频时略微下降。总延迟时间t d 随着时钟频率而增加，在4GHz 时t d =115ps 。因此，所提出的DCC 的相位裕度超过80ʎ，闭环函数的极点都位于s 平面的左侧。
3
电路设计
3．1
控制级（CS ）
所提出CS 的原理图如图5所示
。
图5
所提出CS 的原理图
在图5中，
V b 是CS 的偏置电压。差分控制电压CP 和CN 通过M 1和M 4转换为控制电流。使用电流镜M 8 M 11和M 12 M 15传递控制信号，从而将时钟馈通的影响最小化，如图6所示。连接到PMOS M 2和M 3的二极管用于抑制输出摆幅变化，即使M 2和M 3的漏极电流在较宽范围变化
。
图6控制电压在有无电流镜M 8 M 11
和M 12 M 15
时的波纹
图7
K CS 随输入时钟频率的变化
K CS 随输入时钟频率的变化见图7。引入K CS 因子来代表CS 的灵敏度。K CS 的单位为（1%error ）/mV ，
表示当CS 增加1mV 控制电压时占空比的百分比变
化。根据仿真结果，
K CS 在工作频率范围内从0．035%error /mV 变化到0．584%error /mV 。总体上来看，K CS 随着输入频率的增加而增加。这是因为：（1）在高频
8
781
第12期陈祥雨：用于高速传感器的宽频差分50%占空比校正器
下使占空比发生一定量的变化所需的绝对时间延迟较小；（2）在高频时上升沿和下降沿占整个时钟周期较大的百分比，
因此相同量的斜率变化导致较大的占空比变化。K CS 的变化直接导致闭环增益和环路带宽的变化，因此必须仔细处理以防止稳定性问题的出现。3．2
占空比检测器（DCD ）
差分输出时钟CKO +和CKO －由DCD 检测，占空
比误差转换为差分直流电压，放大并最终反馈给CS 。
所提出的是一种基于积分器的DCD ，如图8所示。r o 和C p 分别是输出DCD 的阻抗。所提出DCD 的前端使用无源器件（电阻器）实现，将差分电压电平传输特性的失配减少到最小。此外，还采用了一个二阶DCD 来提高动态性能
。
图8
所提出的DCD 和所提出的DCD 的
小信号等效电路
根据所提出的DCD 的小信号等效电路模型，假
设使用单极OTA ，那么DCD 的电压传递函数H （s ）可以简单地写为
H （s ）=V o V i
=－
r o （g m －sC 2）d 3s 3+d 2s 2+d 1s +1
（9）
其中
d 3≈Ｒ2·C 1·Ｒ1·C 2·C p ·r o （10）
d 2≈Ｒ2·g m ·r o ·C 1·Ｒ1·C 2（11）d 1≈g m ·r o ·（Ｒ1+Ｒ2）·C 2
（12）
从式（9）可以计算出所有极点和零点的位置。
p 1≈－1
Ｒ2·C 2·g m ·r o （13）
p 2≈－Ｒ1+Ｒ2
Ｒ1·C 1·Ｒ2（14）
p 3≈－g m
C p
（15）
z ≈+（g m /C 2）
（16）
积分器的直流增益和单位增益带宽分别是
A dc =g m ·r o （17）
GBW =A dc ·p 1=1/（Ｒ2·C 2）（18）根据式（1）、式（17）和式（18），环路增益和带
宽分别是：
A dc_loop =K DCD ·K CS ·A dc （19）
GBW loop =A dc_loop ·p 1=
K DCD ·K CS Ｒ2·C 2
（20）
A dc_loop 决定静态校正误差。DCD 的动态稳定过程可分为大信号周期和小信号周期。在大信号稳定期间，最大转换速率为
SＲ=
V i max Ｒ2·1
C 2
（21）
式中：V i max 是DCD 的最大差分输入电压。
总的转换时间是
t SＲ=V CS step max
V i max
·Ｒ2·C 2
（22）
式中：V CS step max 是最大差分控制电压。
在小信号稳定期间，假设单极模型，则线性稳定时间为
t l in =－ln （E d ）·
Ｒ2·C 2
K CS ·K DCD
（23）
式中：E d 是动态校正误差。
从式（22）和式（23）得出总的稳定时间为：T settle =t SＲ+t l in =
V C step max V i max ·Ｒ2·C 2－ln （E d ）·Ｒ2·C 2
K CS ·K DCD
（24）DCD 的设计策略如下：①由于静态校正误差可以写成
E s =1/A dc_loop
（25）
所以根据式（19）和式（25），可以得出
A dc ＞
A dc_loop K DCD ·K CS =·1
E s ·K DCD ·K CS （26）
在最差的情况下，
K DCD ·K CS 的值为0．28。②根据式（24），
Ｒ2·C 2的值由下式确定Ｒ2·C 2=
T settle
V C step max V i max
－ln （E d ）·
1
K CS ·K DCD
（27）式中：K CS 在最差情况下的值为0．035%error /mV
③令K CS =0．584%error /mV ，根据式（12）计算最大环路带宽GBW loop_max 。让p 2对－z 保持－20dB/（ʎ）的增益斜率。p 2，
z 和p 3应放置在远远超出GBW loop_max 的位置，以最大限度地减少其对瞬态响应的影响。
所提出的DCD 的预期指标为E s =E d =0．5%，T settle =1μs 。DCD 在有无低通滤波器情况下的频率
9781
传感技术学报www．chinatransducers．com
第30卷
响应如图9所示，图中可见，低通滤波器的嵌入提高了DCD 的整体性能。如图8所示，低通滤波器由Ｒ2和C 2组成。除去Ｒ2和C 2后，形成没有低通滤波器的电路。低通滤波器可以改善DCD 的性能，可以降低所提出DCD 的电压衰减。这样的话，上升沿的输出转换速率可以增加或减小，从而使系统更加精确
。
图9DCD 的频率响应
3．3缓冲级（BUF ）
当忽略缓冲级的占空比失真时，可以使用延迟项e －s ·t
d 来描述其影响，其中t d 表示CS 级和缓冲链
的总延迟时间。延迟项e －s ·t
d 不会对环路增益或带宽做任何改变，但会引入额外的相移。总的来说，考
虑到快速稳定，
GBW loop_max 频率的总相移不应超过120ʎ。由主极点p 1引入的相移为90ʎ，假设p 2，z 和p 3远远超出GBW loop_max ，所引入的附加相移应限制
在30ʎ以下，
即：GBW loop ·t d ＜π/6
（28）
由于功耗与GBW loop 成正比，所以最小的缓冲级
功耗受到式（28）的限制
。
图10
BUF 单元原理图
所提出BUF 单元的原理图如图10所示。Vbb 是缓冲器的偏置电压，用以确保由电流镜像生成的
I s 保持不变。采用简单的SCL 结构，由NMOS 源和
耦合对M 1和M 2组成，
M 1和M 2交替的工作在饱和区和截止区，顶部的电阻Ｒ3和C 决定了输出共模电压，尾电流源I B 转入两个分支中的一个，并由输出电阻Ｒ1和Ｒ2转换成差分输出电压。
假设ΔV 是由尾部电流I B 引起的在Ｒ1（Ｒ2）上的电压降，则BUF 单元的逻辑摆幅V SWING 为2V 。此外，假设Ｒ1和Ｒ2的值均为ＲD ，则逻辑摆幅为
V SWING =2ＲD I B （29）为了确保M 1和M 2工作正常，
BUF 单元的输入电压和输出电压必须满足以下两个方程，
V INP －V OUTN ＜V TH （30）V INP －V OV －V TH ＜V INN －V TH （31）式中：V OV 和V TH 分别为M 1和M 2的过驱动电压和阈
值电压。
在由BUF 单元串联组成的SCL 缓冲级中，
V OUTP =V INP （32）V OUTN =V INN （33）V SWING =V OUTP －V OUTN （34）
根据式（30）和式（31），可以得出V OV ＜V SWING ＜V TH
（35）
在上述过程中，V TH ≈490mV ，V SWING ≈400mV ，根
据式（29），
为了使晶体管的寄生电容降到最小，M 1（M 2）的过驱动电压设定为尽可能大，这里设定为300mV 。
由于对称性质，逻辑阈值等于0，小信号增益为g m ，n ·ＲD ，其中g m ，n 为M 1（M 2）的跨导，且I D 1，2=I B /2。因为V INN =V INP =V OUTN =V OUTP =V DD －I B ·Ｒ3－ΔV /2，且
当I D 1，2=I B /2时，M 1（M 2）的电压V DS 和它们的V GS 相等。所以，
BUF 单元的小信号增益为A V =g m ，n ＲD =ΔV
μeff ，n C OX
W n L n 槡
1
I B
（36）
此外，当输入时钟的频率为f 时，BUF 单元的小信号增益可以被描述为
A V （f ）=
g m ，n ＲD
1+（2πfＲD C tot ）槡
2
（37）
传输延迟是
t PD ，SCL =0．69ＲD C tot （38）C tot =C gd +C db +
2
3C gg
（39）
式中：C gg 是后面BUF 单元的输入栅极电容。
为了重构信号的波形，缓冲级的有效小信号增益应不小于
A veff ＞A gain =
V SWING V SWING_CS
（40）
881

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。