用VHDL实现基于新型扭环形计数器的16倍分频器
16进制字符串转16进制数组
用VHDL实现基于新型扭环形计数器的16倍分频器
孙平;葛良全;张叶
【期刊名称】《信息通信》
【年(卷),期】2014(000)004
【摘要】在数字逻辑电路的设计中，计数器和分频器都是常用的基本电路。通常利用分频器对某个给定的高频率信号进行分频，得到设计者所需要的低频信号。分频器的设计中利用不同模的计数器来达到不同倍的分频。文中介绍一种新型扭环形计数器，n位输入信号通过该计数器后可得到个计数，利用率超过以往普通的扭环形计数器。然后基于此计数器，通过VHDL硬件描述语言，在QuartusⅡ平台下运用Altera公司Cyclone系列的FPGA芯片实现计数器和分频器的综合与波形仿真，验证此设计的正确性。
【总页数】2页(19-19,20)
【关键词】扭环形计数器;分频器;VHDL;FPGA
【作者】孙平;葛良全;张叶
【作者单位】成都理工大学信息科学与技术学院，四川成都610000;成都理工大学信息科学与技术学院，四川成都610000;成都理工大学信息科学与技术学院，四川成都610000
【正文语种】中文
【中图分类】TN495
【相关文献】
1.基于FPGA的环形计数器与扭环形计数器 [J], 张铭郎; 于业弘; 解宇; 李恩来; 刘丽娟

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。