紫光云数的c语言笔试题
1.[单选题]Verilog语言与C语言的区别，不正确的描述是（ C ）
A.Verilog语言可实现并行计算，C语言只是串行计算；
B.Verilog语言可以描述电路结构，C语言仅仅描述算法；
C.Verilog语言源于C语言，包括它的逻辑和延迟；
D. Verilog语言可以编写测试向量进行仿真和测试。
2.[单选题]数据位宽8bit，地址位宽13bit的RAM，其大小为多少？B
A.4KB
B.8KB
C.16KB
3.[单选题]以下哪些是第三代移动通信标准（B）
A.EDGE 
B.TD-SCDMA
C.LTE
D.WiFl
解析：W-CDMA(宽带码分多址接入)、CDMA2000(码分多址接入)和TD-SCDMA (时分同步码分多址接入)，WiMAX是继W-CDMA、CDMA2000、TD-SCDMA后的第四个3G标准。
 
4.[单选题]linux下，删除文件命令 B
A.mkdir 
B.rm 
C.mv 
D.del
5.[单选题]在verilog中，以下不属于分支语句的是（ C ）
A.case 
B.if-else 
C.repeat
D.casaz 
6.[单选题]一个八位D/A转换器最小电压增最为0.011V，当输入10011100时，输出电压为（ D ）V。
A.1.28
B.1.45
C.1.54
D.1.56
7.[单选题]在verilog HDL的always块语句中的语句是如何执行的（ D ）
A.顺序
B.并行
C.顺序或并行
D.不一定
8.[单选题]以下哪个不是异步处理的通用方法 D
A.synchronizer
B.fifo
C.handshake protocol
D.sampling by DFF 
9.[单选题]Verilog HDL中信号没有定义数据类型时，缺省为什么数据类型 B
A.reg 
B.wire 
C.tri
D.Z
10.[单选题]项目后仿阶段，不需要哪个文件？ D
A.标准单元库
B.网表
C.SDF
D.RTL 
11.[单选题]How many logic gates（only NAND and NOT gate）used in a D latch?（B）
A.4
B.5
C.6
D.7
12.[单选题]以下对hold timing有帮助的是 
A.提高时钟频率
B.降低时钟频率
C.提高工作电压
D.降低工作电压 
13.[单选题]以下哪项工作需要手工进行门级设计？C
A.行为级描述
B.综合
C.ECO
字符串常量占ram
D.验证
解析：工程变更（Engineering Change Order）
14.[单选题]At which level is STA usually done？C
A.Behavior Level 
B.Register Transfer Level 
C.Gate Level
D.没拍到不重要
15.[单选题]In Verilog_hdl，a＝4'b1011，so &a＝？（D）
A.4'b1011
B.4'B1111
C.1'b1
D.1'b0 
16.[单选题]'timescale 1ns/1ps 
fork 
begin #1；end
begin #2；end
join_none 
Sdisplay($time);
上述代码中需要等待多长时间？
A.1ns
B.2ns
C.3ns
D.4ns
解析：0ns
17.[单选题]下列语句（ D ）不能在module中独立存在。
A.task
B.initial
C.always
D.forever
18.[单选题]CMOS工艺中，PMOS的衬底连接；A
A.VDD
B.GND
C.Source
D.Drain
19.[单选题]A=(0.8125)10，十进制转二进制，则A＝（A）
A(0.1101)2
B.(0.0101)2
C.(0.1011)2
D.(0.1111)2 
20.[单选题]运算assign SUM＝a[7:0]+b[7:0] +c[7:0] +d[7:0]+e[8:0]，为了SUM没有溢出，SUM的位宽最小为多少 B

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。