(19)中华人民共和国国家知识产权局
(12)发明专利说明书
(10)申请公布号 CN 114024893 A
(43)申请公布日 2022.02.08
(21)申请号 CN202111368634.9
(22)申请日 2021.11.18
(71)申请人 联电子股份有限公司
    地址 苗栗县竹南镇义路1号
(72)发明人 吴仁钜 萧景瑞 张峻玮 陈圣文 郑景中
(74)专利代理机构 11205 北京同立钧成知识产权代理有限公司
    代理人 宋兴;黄健
(51)Int.CI
      H04L45/121(20220101)
      H04L45/24(20220101)
                                                                  权利要求说明书 说明书 幅图
(54)发明名称
      时钟重整电路模块、信号传输系统及信号传输方法
(57)摘要
      本发明提供一种时钟重整电路模块、信号传输系统及信号传输方法。时钟重整电路模块包括路径控制电路与多路径信号传输电路。多路径信号传输电路包括多个并列信号传输路径。路径控制电路用以在上游装置与下游装置执行交握操作的期间，控制多路径信号传输电路基于所述多个并列信号传输路径中的第一并列信号传输路径执行上游装置与下游装置之间的信号传输。在交握操作结束后，路径控制电路更用以控制多路径信号传输电路基于所述多个并列信号传输路径中的第二并列信号传输路径执行上游装置与下游装置之间的信号传输。藉此，可在延长信号传输距离的同时尽可能减少信号的传输延迟。
法律状态
法律状态公告日
法律状态信息
法律状态
2022-02-08
公开
公开
2022-02-25
实质审查的生效IPC(主分类):H04L45/121专利申请号:2021113686349申请日:20211118
实质审查的生效

权 利 要 求 说 明 书


1.一种时钟重整电路模块,其特征在于,适于执行上游装置与下游装置之间的信号传输,所述时钟重整电路模块包括:

路径控制电路;以及

多路径信号传输电路,连接至所述路径控制电路,

其中所述多路径信号传输电路包括多个并列信号传输路径,

所述路径控制电路用以在所述上游装置与所述下游装置执行交握操作的期间,控制所述多路径信号传输电路基于所述多个并列信号传输路径中的第一并列信号传输路径执行所述上游装置与所述下游装置之间的所述信号传输,并且

在所述交握操作结束后,所述路径控制电路更用以控制所述多路径信号传输电路基于所述多个并列信号传输路径中的第二并列信号传输路径执行所述上游装置与所述下游装置之间的所述信号传输。




2.根据权利要求1所述的时钟重整电路模块,其中所述交握操作用以设定所述上游装置与所述下游装置的至少其中之一的均衡器的参数。



3.根据权利要求1所述的时钟重整电路模块,其中所述第一并列信号传输路径的信号延迟高于所述第二并列信号传输路径的信号延迟。



4.根据权利要求1所述的时钟重整电路模块,其中所述第一并列信号传输路径包含多个第一平行信号通道,所述第二并列信号传输路径包含多个第二平行信号通道,且所述多个第一平行信号通道的总数不同于所述多个第二平行信号通道的总数。




5.根据权利要求1所述的时钟重整电路模块,其中经由所述第一并列信号传输路径传输的信号的频率不同于经由所述第二并列信号传输路径传输的信号的频率。



6.根据权利要求1所述的时钟重整电路模块,其中所述路径控制电路更用以检测所述上游装置与所述下游装置之间执行的所述交握操作的开始与结束。



7.根据权利要求1所述的时钟重整电路模块,其中所述时钟重整电路模块更包括:

信号接收电路,连接至所述多路径信号传输电路;以及


信号输出电路,连接至所述多路径信号传输电路,

其中所述信号接收电路用以接收第一信号并输出第二信号,

所述路径控制电路更用以导通所述多个并列信号传输路径的其中之一作为目标并列信号传输路径,

所述多路径信号传输电路更用以基于所述目标并列信号传输路径从所述信号接收电路接收所述第二信号并输出第三信号,

所述信号输出电路更用以从所述多路径信号传输电路接收所述第三信号并输出第四信号。



8.根据权利要求7所述的时钟重整电路模块,其中所述第二信号的频率低于所述第一信号的频
率,且所述第四信号的频率高于所述第三信号的频率。



9.根据权利要求7所述的时钟重整电路模块,其中在所述上游装置与所述下游装置执行所述交握操作的期间,所述路径控制电路导通所述第一并列信号传输路径作为所述目标并列信号传输路径,并且

在所述交握操作结束后,所述路径控制电路更用以切换为导通所述第二并列信号传输路径作为所述目标并列信号传输路径。



10.根据权利要求7所述的时钟重整电路模块,其中所述信号接收电路包括:

时钟与数据回复电路;以及


序列转并列电路,

其中所述序列转并列电路的输入端连接至所述时钟与数据回复电路的输出端,

所述序列转并列电路的输出端连接至所述第一并列信号传输路径的输入端与所述第二并列信号传输路径的输入端,

所述时钟与数据回复电路的输入端用以接收所述第一信号,并且

所述序列转并列电路的所述输出端用以输出所述第二信号。



11.根据权利要求10所述的时钟重整电路模块,其中所述信号输出电路包括:

复用器电路;以及

并列转序列电路,

其中所述复用器电路的第一输入端连接至所述第一并列信号传输路径的输出端,

所述复用器电路的第二输入端连接至所述第二并列信号传输路径的输出端,

所述复用器电路的输出端连接至所述并列转序列电路的输入端,

所述复用器电路的所述第一输入端与所述第二输入端的其中之一用以接收所述第三信号,并且

所述并列转序列电路的输出端用以输出所述第四信号。



12.根据权利要求7所述的时钟重整电路模块,其中所述信号接收电路包括:

时钟与数据回复电路;以及

序列转并列电路,

其中所述时钟与数据回复电路的输出端连接至所述序列转并列电路的输入端与所述第二并列信号传输路径的输入端,

所述序列转并列电路的输出端连接至所述第一并列信号传输路径的输入端,

所述时钟与数据回复电路的输入端用以接收所述第一信号,

所述时钟与数据回复电路的所述输出端与所述序列转并列电路的所述输出端的其中之一用以输出所述第二信号。




13.根据权利要求12所述的时钟重整电路模块,其中所述信号输出电路包括:

第一并列转序列电路;

第二并列转序列电路;以及

复用器电路,

其中所述第一并列转序列电路的输入端连接至所述第一并列信号传输路径的输出端,

所述第一并列转序列电路的输出端连接至所述复用器电路的第一输入端,

所述第二并列信号传输路径的输出端连接至所述复用器电路的第二输入端,

所述复用器电路的输出端连接至所述第二并列转序列电路的输入端,

所述第一并列转序列电路的所述输入端与所述复用器电路的所述第二输入端的其中之一用以接收所述第三信号,并且

所述第二并列转序列电路的输出端用以输出所述第四信号。



14.一种信号传输系统,其特征在于,包括:

上游装置;

下游装置;以及

时钟重整电路模块,连接于所述上游装置与所述下游装置之间,以执行所述上游装置与所述下
游装置之间的信号传输,

其中所述时钟重整电路模块包括多个并列信号传输路径,

所述时钟重整电路模块用以在所述上游装置与所述下游装置执行交握操作的期间,基于所述多个并列信号传输路径中的第一并列信号传输路径执行所述上游装置与所述下游装置之间的所述信号传输,并且

在所述交握操作结束后,所述时钟重整电路模块更用以基于所述多个并列信号传输路径中的第二并列信号传输路径执行所述上游装置与所述下游装置之间的所述信号传输。



15.根据权利要求14所述的信号传输系统,其中所述交握操作用以设定所述上游装置与所述下游装置的至少其中之一的均衡器的参数。




16.根据权利要求14所述的信号传输系统,其中所述第一并列信号传输路径的信号延迟高于所述第二并列信号传输路径的信号延迟。



17.根据权利要求14所述的信号传输系统,其中所述第一并列信号传输路径包含多个第一平行信号通道,所述第二并列信号传输路径包含多个第二平行信号通道,且所述多个第一平行信号通道的总数不同于所述多个第二平行信号通道的总数。



18.根据权利要求14所述的信号传输系统,其中经由所述第一并列信号传输路径传输的信号的频率不同于经由所述第二并列信号传输路径传输的信号的频率。




19.根据权利要求14所述的信号传输系统,其中所述时钟重整电路模块更用以检测所述上游装置与所述下游装置之间执行的所述交握操作的开始与结束。



20.根据权利要求14所述的信号传输系统,其中所述时钟重整电路模块包括:

路径控制电路;

多路径信号传输电路,连接至所述路径控制电路;

信号接收电路,连接至所述多路径信号传输电路;以及

信号输出电路,连接至所述多路径信号传输电路,


其中所述多路径信号传输电路包括所述多个并列信号传输路径,

所述信号接收电路用以接收第一信号并输出第二信号,

所述路径控制电路用以导通所述多个并列信号传输路径的其中之一作为目标并列信号传输路径,

所述多路径信号传输电路更用以基于所述目标并列信号传输路径从所述信号接收电路接收所述第二信号并输出第三信号,

所述信号输出电路更用以从所述多路径信号传输电路接收所述第三信号并输出第四信号。



21.根据权利要求20所述的信号传输系统,其中所述第二信号的频率低于所述第一信号的频率,
且所述第四信号的频率高于所述第三信号的频率。



22.根据权利要求20所述的信号传输系统,其中在所述上游装置与所述下游装置执行所述交握操作的期间,所述路径控制电路导通所述第一并列信号传输路径作为所述目标并列信号传输路径,并且

在所述交握操作结束后,所述路径控制电路更用以切换为导通所述第二并列信号传输路径作为所述目标并列信号传输路径。



23.根据权利要求20所述的信号传输系统,其中所述信号接收电路包括:

时钟与数据回复电路;以及


序列转并列电路,

其中所述序列转并列电路的输入端连接至所述时钟与数据回复电路的输出端,

所述序列转并列电路的输出端连接至所述第一并列信号传输路径的输入端与所述第二并列信号传输路径的输入端,

并输出所述时钟与数据回复电路的输入端用以接收所述第一信号,并且

所述序列转并列电路的所述输出端用以输出所述第二信号。



24.根据权利要求23所述的信号传输系统,其中所述信号输出电路包括:

复用器电路;以及

并列转序列电路,

其中所述复用器电路的第一输入端连接至所述第一并列信号传输路径的输出端,

所述复用器电路的第二输入端连接至所述第二并列信号传输路径的输出端,

所述复用器电路的输出端连接至所述并列转序列电路的输入端,

所述复用器电路的所述第一输入端与所述第二输入端的其中之一用以接收所述第三信号,并且

所述并列转序列电路的输出端用以输出所述第四信号。



25.根据权利要求20所述的信号传输系统,其中所述信号接收电路包括:

时钟与数据回复电路;以及

序列转并列电路,

其中所述时钟与数据回复电路的输出端连接至所述序列转并列电路的输入端与所述第二并列信号传输路径的输入端,

所述序列转并列电路的输出端连接至所述第一并列信号传输路径的输入端,

所述时钟与数据回复电路的输入端用以接收所述第一信号,

所述时钟与数据回复电路的所述输出端与所述序列转并列电路的所述输出端的其中之一用以输出所述第二信号。




26.根据权利要求25所述的信号传输系统,其中所述信号输出电路包括:

第一并列转序列电路;

第二并列转序列电路;以及

复用器电路,

其中所述第一并列转序列电路的输入端连接至所述第一并列信号传输路径的输出端,

所述第一并列转序列电路的输出端连接至所述复用器电路的第一输入端,

所述第二并列信号传输路径的输出端连接至所述复用器电路的第二输入端,

所述复用器电路的输出端连接至所述第二并列转序列电路的输入端,

所述第一并列转序列电路的所述输入端与所述复用器电路的所述第二输入端的其中之一用以接收所述第三信号,并且

所述第二并列转序列电路的输出端用以输出所述第四信号。



27.一种信号传输方法,其特征在于,用于时钟重整电路模块,所述信号传输方法包括:

在上游装置与下游装置执行交握操作的期间,基于时钟重整电路模块的多个并列信号传输路径中的第一并列信号传输路径执行所述上游装置与所述下游装置之间的信号传输;以及

在所述交握操作结束后,基于所述多个并列信号传输路径中的第二并列信号传输路径执行所述上游装置与所述下游装置之间的所述信号传输。


版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。