Fully Differential Folded-cascode OPAMP
(一)电路架构：
1.Design of the biasing circuit:
一开始，可以先设计biasing circuit。
偏压电路有许多架构，如果采用wide-swing和constant-g m的合并电路，就必须加入激活电路。激活电路的设计以不影响偏压电路的正常工作，和低消耗功率为原则。如Fig.1(b)所示，Q18的W/L是small，因此Q17、Q18所吃的静态电流很小，消耗功率也小。
基本的操作原理在J&M的课本里有详细描述。
但要如何inject激活电路的电流到偏压网络呢？
让我们来看看Fig.1(a)，注意其中有两个loop和其对称性，只要仔细观察，这两个loop都会形成正回授。当你用NMOS技术设计时，可以将激活电流inject到标示点X、Y，以产生PMOS(Q14、Q9)的drain电流。同理，你也可以用PMOS设计激活电路，当然，电流的injecting point就不同了。
Rb值的设计，必须看你要偏压网络流多少电流来计算。算完后可以做仿真，以得到最佳值，使偏压电流很match。
Fig.1(a)
Fig.1(b)
2.Design of the main amplifier:
由于这个amplifier是one stage的设计，gain会不够，所以必须使用cascode的架构。又为了增加output swing，故再把PMOS给折叠下来，形成folded-cascode，最后输出是double-ended output。
先不管fully-differential架构的优点与应用，我们来看看整个架构的内部行为。
首先必须了解电路的大信号行为，最重要的为slewing。
如Fig.2所示，其中没加Q11和Q12。考虑一个pulse加在Vin-与Vin+之间，当pulse由low 到high，Q1 tu
rn on & Q2 turn off，所以流过Q4的drain电流全部流到Q5，并对node X上的电容充电，V out-的dc电压会缓缓上升，此即称为positive slewing，slew rate如下：
SR=
SR=
Fig.2
3.Design of the Common-Mode Feedback(CMFB) circuit:
使用fully-differential OPAMP设计，有一个最大的缺点，那就是必须加入CMFB的电路。还好CMFB的面积不大，最重要的考量是速度问题。一般有两种设计CMFB的方式，一种叫做continuous CMFB，一种叫做switched-capacitor(SC) CMFB。前者的速度较快，后者的速度较慢，但几乎不消耗功率，可应用于SC的电路中。
为何要采用SC的CMFB电路呢？
考虑Fig.3(a)的电路，其中
Vcm=
Fig.3(a)
设R1=R2，则Vcm=。
同理，也可以用电容来做，即把R1换成C1，R2换成C2。
但如何定义电容的初始电压？一种简便的作法是每隔一段时间对电容充电，充电常数需由RC构成，而电阻即可用SC来取代，如Fig.3(b)所示。
Fig.3(b)
电容值的设计以小为原则。如Fig.3(c)所示，Fig.3(b) 的右(/左)半部为一个低通滤波器：
Fig.3(c)
电容值小除了缩小面积外，也可以过滤掉不必要的高频噪声。
ψ2必须用trnsmission gate来达成，以提高output swing，dc电压也可以传的很好。
为了定义电容的初始值，右边接到Vbias-n，可以取到偏压网络的V gs3，用来消去main amplifier 的V gs9。使得最后的
Vcm=
1.由slew rate开始：
因SR=(这
rate不太够，正确的作法只要把I D4乘上两倍即可)。
I D4
选择I D4
，为。
∴取。
2.由bandwidth specification 求g m1：
3.
∵，取eff5=0.25V。
margin rate
得
4.
取V gs9=0.882V，这个值是从偏压网络的V gs3来的。

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。