・179・
设计与应用
计算机测量与控制 2021 29(5)Computer  Measurement  & Control
文章编号：1671 - 4598(2021)05 - 0179 -05 DOI10. 16526/j. cnki  11 — 4762/tp. 2021 05. 036
中图分类号：TP274
文献标识码:A
基于石英挠性加速度计A/D 与I/F
数据采集系统的对比研究
张志豪，李锦明
(中北大学仪器与电子学院，太原030051)
摘要：为满足对寻北仪导航系统中加速度计采集数据的高精度要求‘提出了基于石英挠性加速度计的A/
D 采集系统与I/F  数据采集系统的对比研究；系统采用了高精度A/D 转换芯片AD7693和V/F 高精度转换芯片LM331分别对石英挠性加速度计采
集的数据进行处理转换‘以FPGA 芯片XC7Z020为逻辑控制核心对转换的数据进行编帧处理‘通过RS232总线将处理的数据发 送到上位机；测试结果表明‘在相同条件下，I/F 采集系统转换的精度99.99%优于A/D 采集系统转换的精度98 7% ；短时间 内，I/F 采集系统采集的数据变化不大‘ A/D 采集系统采集的数据变化大‘所以I/F 采集系统稳定性更好。
关键词：石英挠性加速度计；A/D 采集；I/F 采集；上位机
Comparative  Study  of  A/D  and  I/F  Data  Acquisition  System
Based  on  Quartz  Flexible  Accelerometer
Zhang  Zhihao , Li  Jinming
(School  of  Instrument  and  Electronics, North  University  of  China, Taiyuan  030051, China)
Abstract : In  order  to  meet  the  high —precision  requirements  of  accelerometer  data  acquisition  tn  the  navigation  system  of  north  finder, a  comparative  study  of  A/D  acquisition  system  based  on  quartz  flexible  accelerometer  and  I/F  data  acquisition  system  is  pro ­
posed  The  system  uses  the  high — precision  A /D  conversion  chip  AD7693andthe  V /F  high —precision  conversion  chip  LM331to  processandconvertthedataco l ectedbythequartzflexibleaccelerometer ， andusetheFPGAchipXC7Z020asthelogiccontrolcore
toframetheconverteddata  SendtheprocesseddatatothehostcomputerthroughtheRS232bus  Thetestresultsshowthatunder  thesameconditions ，theconversionaccuracyoftheI /Facquisitionsystemis99 99% betterthanthatoftheA /Dacquisitionsystem
conversionaccuracyof98 7% ； in  a  short  time ， the  data  co l  ected  by  the  I /F  acquisition  system  does  not  change  much  Thedatacol-
lected  by  the  D  acquisition  system  varies  greatly ， so  the  I /F  acquisition  system  has  be  t er  stability
Keywords : quartz  flexible  accelerometer ； A/D  acquisition ； I/F  acquisition ； host  compute
0引言
随着惯性导航系统技术的飞速发展，人们对导航系统 高精度精准定位提岀了越来越高的要求［1］。传统加速度计 受温度影响大，抗干扰能力差，精度低；为了提高定位的
精确度，系统采用石英挠性加速度计，该加速度计具有高 精度， 抗干扰能力强的特点， 是惯性导航系统和指导系统
中不可缺少的关键器件之一。在寻北仪导航系统中，为了
提高对加速度计采集数据的转换精度，系统采用A/D 转换 与I/F 转换两种电路分别对加速度计采集的数据进行转换。
I/F 转换技术是将电流信号转换成电压信号，然后将电压信
号转换成频率信号，该技术的特点是：转换范围大，转换
精度高，受温度影响小，适用于中、高精度惯导系统；A/
D 采集系统与I/F 采集系统相比，它的功耗低，电路结构简
单。 两种系统将各自 采集的加速度数据送至 FPGA  进行数
据处理、编帧，最后通过串口发送到上位机进行显示比较 两种系统的转换精度、稳定性。
1系统硬件设计
系统硬件部分主要由FPGA 芯片XC7Z020主控、2路
石英挠性加速度计信号、A/D 信号调理电路、A/D 驱动模
块、A/D 转换模块、I/F 转换电路、V /F 转换模块等模块 组成。软件部分主要由A/D 控制模块、I/F 处理模块、
FIFO 模块、编帧模块、串口发送模块组成。石英挠性加速
度计通过信号调理电路以及IV 转换电路，将电流信号转
换成电压信号，用于A/D 模数转换以及V /F 转换所需的电 压信号；系统采用外部电源机给石英挠性加速度计提供+
15 V , —15 V 以及一5V 电源，采用电脑给系统板提供5V
电源，通过稳压芯片 AMS1117 — 3.3、REF5025、REF3012
将5V 转换成3.3 V 、2.5V 、1.25 V 直流电源，负责给所
收稿日期：2020 -09 - 27；修回日期：2020 - 10 - 29。
作者简介：张志豪(1996 -)，男，山西运城人，硕士，主要从事数据采编、存储方向的研究。
李锦明(1971 -)，男，重庆人，副教授，硕士生导师，主要从事动态测试、数据采编方向的研究。
引用格式：张志豪，李锦明.基于石英挠性加速度计A/D 与I/F 数据采集系统的对比研究［］.计算机测量与控制，2021,29(5)179 -183.
・180・计算机测量与控制第 29 卷
需模块供电 。 系统设计总体框图如图 1 所示 。
电源管理模块
15V -15V -5V 5V    3.3V    2.5V    1.25V
流程图转换为ns图高精度16位转换 电路AD7693
加速度口信号调口 A/D 驱动电路ADA4941-1 ~加速度」信号调」 计信号1理电路二|编帧模块|
I/F 处理
模块
串口发送
模块
FPGA
图 1 系统 总体框图
1.1 A/D 参考电压源
系统采用石英挠性加速度计采集的数据，需要高精度 的A/D 转换器进行采集处理，而高精度A/D 转换器完成数 据转换需要稳定的参考电压源［］。设计采用高精度稳压源
REF3012来生成A/D 参考电压源，REF5025的电压精度达
到0.05% ，温度漂移最低达到3 ppm/ C  ； REF5025的电压
精度达到0.05% ，温度漂移最低达到3ppm/C 。系统通过
REF5025将外部电源5 V 转换成2. 5 V ，作为AD7693最理
想的参考电压基准源。A/D 参考电压源如图2所示。
图2 A/D 参考电压源
DNC DNC VIN NC TEMP VOUT GND
TRIM/NR
1.2信号调理电路
石英挠性加 速 度 计 输 出 的 信 号 是 电 流 信 号， 为 了 满 足
A/D 转换要求，需要将电流信号转换成电压信号。由于加
速度计输出的电流信号在一5 mA 〜+ 5 mA 之间进行变化, 而AD7693的参考电压为2.5 V ，为了满足A/D 采集的信
号在0〜5V 之间变化，系统采用OPA4340运算放大器进 行调理，将加速度计的电流信号转换成电压信号，并将转 换后的电压进行125 V 的零位偏置，从而得到输入的电压
范围为0〜2. 5 V 。OPA4340主要完成电压跟随器的功能,
该功能具有输入阻抗高、输出阻抗低的特点，在OPA4340 的输出端设置一个低通滤波器，该截止频率为15 KHz ，为 了滤除高频信号对加速度计信号的干扰。信号调理电路如
图 3 所示 。
1.3 A /
D 驱动电路
为了提高AD7693的转换精度，系统采用ADA4941 — 1 完成输入电压的驱动功能［］。将该驱动电路的额差分输出 电压输出到 AD7693 的差分输入端。 加速度计通过信号调理
电路输出的电压范围为0〜2. 5 V ，经过ADA4941 — 1的第图3信号调理电路
8引脚将加速度计信号输入到A/D 驱动电路中，由图得, ADA4941 — 1的第4引脚OUT  +为V o ,，第5引脚OUT  —
为犞n 。施加到REF 引脚不影响OUT  +引脚上的电压。因
此， 输出之间 可 能 存 在 所 需 的 输 出 共 模 电 压。 当 计 算 输 出
电压时，必须同时考虑差分和共模输出电压来避免不可预 想的差分偏移⑷。
犞op  =犞犖（+犚犉）-犞犌（犚犉）
⑴R g  R g
V on  =—犞犖（1+犚犉、+犞犌（犚、+ 2V re F
⑵
R g  R g
则ADA4941 —1的差分输出电压为：
V op —V on  — 2V n （1 + 犚犉）一2V g  （犚犉）一2V ref
（3）
R g  R g
由此可见A/D 驱动电路的差分输出电压与加速度计输 出信号之间的关系。A/D 驱动电路如图4所示。
图4 A/D 驱动电路
1.4 A /
D 转换电路
系统采用AD7693作为A/D 数据采集系统的核心控制 器件，该器件是16位、电荷再分配、差分输入、逐次逼近 型的A/D 模数转换器件［］，该器件是与ADA4941 — 1驱动
芯片配合使用，该系统的A/D 采样频率为300 kHz 。设计 中，AD7693的VDD 端接5 V 电源，VIO 端接3.3 V,
REF 端接2. 5 V , IN  +和IN  —两端分别接ADA4941 — 1的 OUT +和OUT  —端，从而实现信号差分输入，SDI 、SCK 、
SDO 、CNV 分别与FPGA 的引脚相连，在整个采样转换期
第 5期张志豪，等：基于石英挠性加速度计A/D与I/F数据采集系统的对比研究・181・
间，SDI端一直处于高电平，SCK端由FPGA提供10MHz
的时钟信号，AD7693采样与否取决于CNV端，当CNV端
处于高电平时，该器件对IN+和IN—端引脚之间的电压差
进行采样，两引脚之间的电压差在0到V ref之间变化［］。
采样的值在0〜2沃V ref变换,A/D转换电路如图5所示。
图5A/D转换电路
1.5I/V转换电路
由于加速度计输出的是电流信号，为了得到所需的频
率信号，需要将电流信号转换成电压信号［］。系统采用
LF356运算放大器，在LF356的VIN—端接加速度计电流
信号以及一5V电源，然后将VIN—端和OUTPUT端连
接，VIN+端接地。
V out=5X犚^-I X R f(4)
犚E
由此设计出反向加法电路，当R f和R e都为1K时，
V out=5—1X1000，由于加速度计输出的电流信号为一5
〜5mA，所以V out的变化范围为0〜10V。I/V转换电路
如图6所示。
图6I/V转换电路
1.6V/F转换电路
系统采用LM331将LF356输出的电压信号转换成FP-
GA能够监测的周期脉冲信号，VS电源端接15V，参考电
压源接0V,THRESH和IOUT端接下拉电阻，FOUT端
接3.3V的上拉电阻，该器件温度漂移最大达到50ppm/
C，输出频率最大范围为1Hz〜100KHz】8。V/F转换电
路如图7所示。
由图可得，
F ouut=•犚R F out的变化范围在1Hz〜70kHz。(5)
ct
OUT
|R40
I10K
THRESH曽R/C
REF FRE OUT
CURRENT OUT g COMPARATOR OUT
6_
2
VDD15V
C54
HF
103J141
J1K1
VDD_3V3 GND，l||―g=H|
RL
图7V/F转换电路
1.7串口发送电路
FPGA将加速度计采集的信号通过RS232串口发送至上位机，从而比较A/D采集系统与I/F采集系统的优劣。
RS232采用负逻辑进行传送数据，规定逻辑“”的电平为
—5V〜一15V，逻辑“”的电平为+5V〜+15V。选用
该电气标准的目的在于提高抗干扰能力，增大通信距离［］。
系统采用MAX232作为传输芯片，芯片的第7引脚T2OUT
与DB9的第2引脚RX端相连，芯片的第8引脚R2IN端与
DB9的第3引脚TX端相连，从而完成FPGA与上位机的
串口通信。串口发送电路如图8所示。
USART F(母头)
图8串口发送电路
]6[C18i|104
151
VDD3V3
FPGA2RX
-||h GND
2系统软件设计
FPGA程序是在Vivado中通过Verilog语言编写完成的［0］。采用A/D控制模块以及I/F处理模块分别同时对两
路加速度计信号进行采样，然后将处理的数据有序存储在
FIFO模块中，等FIFO模块存储的数量满足一定条件时,
将FIFO模块中的数据有序读到编帧模块中，通过编帧模
块，从而区分加速度计1信号与加速度计2信号，最后，将
编帧好的数据通过RS232串口发送到上位机。
2.1A/D控制模块
系统中A/D控制模块采用状态机进行时序控制，状态机分为4个状态，分别为空闲状态、A/D转换状态、数据
获取状态、数据输出状态4个状态［1］。A/D的采样速率为
300kHz，采样时钟频率是由系统时钟频率50MHz通过5
分频得来的。A/D在空闲状态时，分别让AD7693芯片
CNV端的信号拉低，让SDI端置成高电平，对转换计数的
寄存器置零，对获取A/D数据个数的寄存器置零；在A/D
转换状态，将CNV端置高，并对CNV端所处高电平的时
间进行计数，当高电平所处时间达到3y s时，将CNV端拉
•182•计算机测量与控制第29卷
低，并将状态跳转到数据获取状态；在数据获取状态，获取A/D转换的时钟周期为20ns，通过SDO端
将A/D转换的数据存储到FPGA的临时存储器中，等16位数据全部存储到临时存储器中时，状态跳转到数据输出状态；在数据输出状态，将临时存数器存储的A/D转换数据输入到FIFO 控制模块中，从而供FIFO控制模块对其进行编帧处理。A/D转换控制模块流程图如图9所示。
图9A/D转换控制模块流程图
2.2I/F处理模块
由于I/F模块输出的频率范围是1Hz〜70kHz，系统的时钟频率为50MHz，可以满足对I/F模块输出的频率进行采样。
为了测得I/F采集电路采集的频率，需要根据特定的办法进行频率测量，一般的频率测量方法分为：周期测量法和频率测量法［2］。周期测量法是根据f=T测出被测信号
的频率，将基准信号作为参考，测得一个被测信号周期所需基准信号周期的个数，从而测得一个被测信号周期所需的时间，从而根据理论公式测得被测信号的频率；频率测量法以基准信号为参考，在一定时间范围内，对被测信号的周期个数计数，根据f
：X N x=⑴XN
可得被测信号的频率。根据上述两种测得被测信号频率的方法，虽然可以测得被测信号的频率，但存在士1个被测脉冲的误差，对测量结果容易产生巨大影响，在实际中应用甚微［3］。根据上述两种测量方法可知，周期测量法适用于测量低频信号；而频率测量法适用于测量高频信号，但两者不能同时满足高低频率信号测量精度的要求，为了满足本系统采集高低频率精度的要求，本系统提出采用等精度测频法，该方法是利用一个与被测信号有关的门控信号来测得被测信号的频率，门控信号的门阀时间正好是被测信号周期的整数倍，根据⑴X N x=⑴XN得，在门控时间内，对基准信号周期的个数进行计数，从而测得门控时间；同时对被测信号的个数进行计数，根据公式可得被测信号的频率。由于门控信号的门阀时间正好是被测信号周期的整数倍，从而测量的结果误差与被测信号无关，从而消除对被测信号产生士1周期误差［4］。等精度测量仿真图如图10所示。
等精度测频系统的RTL图如图11所示。先初始化，基准时钟信号el k_f狓的频率为50MHz，基准时钟信号计数
器F狓_犮狋为0，门控信号GATE为0，被测信号计数器犉_狀为0。为了避免FPGA内部触发器发生亚稳态，需要对输入的被测信号打两拍，从而能使FPGA能够精确的检测到被测信号的上升沿，当FPGA检测到被测信号的上升沿时，开始使门控信号GATE使能，从而使基准使能信号F狓_狀_犲和被测使能信号F s_cnt_e n使能，基准信号计数器0_狀与被测信号计数器F_cnt开始计数，为了提高被测信号的精度，系统提高门控信号的使能时间，从而降低基准信号对被测信号精度的影响［5］。当门控使能信
号达到一定时间时，将门控使能信号GATE拉低，然后获取基准信号计数器F一ct和被测信号计数器F s_ct的计数值，从而根据公式：
狊_犮狀=GATE_TIME=狓-狀(6)
eLk-js elk-f狓
由此推出：
elk_j
elk-f狓=F x-ent X犾犽_犳(7)
F狊_nt
从而得出被测信号的频率值，根据被测信号频率的变化，以此来判断加速度计的变化。
2.3编帧模块
由于采集的数据是两路加速度计的信号，为了使加速
第5期张志豪，等：基于石英挠性加速度计A/D与I/F数据采集系统的对比研究-183-
度计输岀信号便于FPGA处理以及在串口调试助手后便于数据分析，需要将两路数据进行适当编码r16，从而能够通过串口调试助手分析两路加速度计的变化情况。2路数据帧结构如表1所示。
表12路数据帧结构
信号数据大小(字节)编帧
帧头290BE
加速度12XX
加速度22XX
帧尾2EB09
3测试结果及分析
系统采用的石英挠性加速度计的测量范围在15g，偏值小于5mg，温度系数小于30pg/C。采用离心机对两个石英挠性加速度计在相同环境下进行摆动测试。表2为石英挠性加速度计A/D采集数据，表3位石英挠性加速度计IF采集数据。
表2石英挠性加速度计A/D采集数据
加速度/g输出电压/V
—15  4.935
—10  4.085
—5  3.396
0  2.521
5  1.632
100.954
150.0184
表3石英挠性加速度计I/F采集数据
加速度/g输出频率/Hz
—1569.996K
—1059.965K
—548.865K
033.906K
528.852K
1010.165K
15100
由上述两表可知，I/F采集系统和A/D采集系统在相同条件下，当离心机使两个挠性加速度计都处于一15g的情况下，理论情况下，由两者采集系统的理论公式可得，A/D采集系统采集的电压为5V,I/F采集系统输岀的频率为70kHz，由表可知，实际情况下，A/D采集系统采集的电压为4.935V,I/F采集系统采集的频率为69.996kHz，可得转换两者的转换精度分别为9&7%和99.99%；当离心机是两个挠性及速度计都处于10g的情况下，理论情况下，由两者采集系统的理论公式可得，A/D采集系统采集的电压为1V,I/F采集系统输岀的频率为10kHz，由表可知，实际情况下，A/D采集系统采集的电压为0.954V,I/F采集系统采集的频率为10.165kHz，可得转换两者的转换精度分别为95.4%和98.38%；并且I/F采集系统采集频率的范围是1Hz〜70kHz,A/D采集系统采集的电压范围是0.001〜5V，所以I/F采集的数据变化范围大，精度更高，灵敏度更好。
4结束语
通过对石英挠性加速度计A/D采集系统和I/F采集系统的对比研究，分别从硬件模块和软件模块两方面对测试系统进行全面阐述。通过在串口调试助手上观察数据变化，结果证明I/F采集系统占用资源少，采集数据灵敏度高，精度高，易用于寻北仪导航系统的测试。
参考文献：
[]陈浩.基于arm的石英挠性加速度计采集处理系统设计
[D].哈尔滨：哈尔滨工程大学，2007.
[]张建伟，陆亨立.硬件描述语言与数字逻辑电路设计[].电子工程师，1999(4)：3-5.
[]徐欣，于红旗，卢启中."嵌入式系统设计技术”课程教学研讨[].高等教育研究学报，2004(2)：59-60.
[]宋雪杰，赵毅，王晓东.石英挠性加速度计I/F转换电路软件补偿研究[].导航与控制，2010(2)：52-55.
[]程远超，黄伟，赵新强，等.基于FPGA的大比例系数高精度I/F电路设计[].导航与控制，2018,17(2)：59-66. []张志文，范大海.电流/频率转换电路综合测试系统研究[].
仪表技术与传感器，2016(2):69-71.
[]赵振涌，袁寰.高精度A/D转换技术在惯导系统中的应用研究[].导航定位与授时，2014,1(2)：70-73.
[]刘书凯.单电源I/F转换电路设计[].电子科技，2011,24
(1):106-108.
[]韩魏，张立新，孟祥凯.VF转换的特点及其应用[].工程与试验，2017,57(2):96-98.
[0]丁聪，胡宇航，吴婷，等.等精度频率计的Verilog设计
与仿真[]•电子制作，2020(17)：22-23.
[1]邱学武.基于以太网的高精度模数转换模块的研究[].信
息与电脑(理论版)，2017(24)：171-172.
[2]黄武扬，吴一，黎坤.基于I/F+A/D的高分辨率模数
转换电路[].仪表技术与传感器，2020(1)：108-111. [3]范苗苗.I/F放大变换电路测试系统研制[D].西安：西安工
业大学，2014
[4]牛清红，张春熹，宋凝芳.用A/D和FPGA实现的加速度计
数据读出系统[].中国惯性技术学报，2006(1)：63-66.
[5]屠晓伟，高志龙，杨庆华.基于V/F转换的多路信号远距离
传输系统设计[]•自动化仪表，2020,41(4)：98-101. [6]韩魏，张立新，孟祥凯.VF转换的特点及其应用[].工
程与试验，2017,57(2)：96-98.

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。