晶圆常识
基本概况 
晶圆是指硅半导体集成电路制作所⽤的硅晶⽚，由于其形状为圆形，故称为晶圆；在硅晶⽚上可加⼯制作成各种电路元件结构
，⽽成为有特定电性功能之IC产品。晶圆的原始材料是硅，⽽地壳
表⾯有⽤之不竭的⼆氧化硅。⼆氧化硅矿⽯经由电弧炉提炼，盐
酸氯化，并经蒸馏后，制成了⾼纯度的多晶硅，其纯度⾼达99.999999999%。晶圆制造⼚再把此多晶硅融解，再于融液⾥种⼊籽晶，然后将其慢慢拉出，以形成圆柱状的单晶硅晶棒，由于硅晶棒是由⼀颗晶⾯取向确定的籽晶在熔融态的硅原料中逐渐⽣成，此过程称为“长晶”。硅晶棒再经过切段，滚磨，切⽚，倒⾓，抛光，激光刻，包装后，即成为积体电路⼯⼚的基本原料——硅晶圆⽚，这就是“晶圆”。
晶圆的基本原料
  硅是由⽯英沙所精练出来的，晶圆便是硅元素加以纯化（99.999%），接着是将些纯硅制成硅晶棒，成为制造积体电路的⽯英半导体的材料，经过照相制版，研磨，抛光，切⽚等程序，将多晶硅融解拉
出单晶硅晶棒，然后切割成⼀⽚⼀⽚薄薄的晶圆。会听到⼏⼨的晶圆⼚，如果硅晶圆的直径越⼤，代表著这座晶圆⼚有较好的技术。另外还有scaling技术可以将电晶
体与导线的尺⼨缩⼩，这两种⽅式都可以在⼀⽚晶圆上，制作出更多的硅晶粒，提⾼品质与降低成本。所以这代表6⼨、8⼨、12⼨晶圆当中，12⼨晶圆有较⾼的产能。当然，⽣产晶圆的过程当中，良品率是很重要的条件。
晶圆制造⼯艺
表⾯清洗
  晶圆表⾯附着⼀层⼤约2um的Al2O3和⽢油混合液保护之，在制作前必须进⾏化学刻蚀和表⾯清洗。
初次氧化
  有热氧化法⽣成SiO2 缓冲层，⽤来减⼩后续中Si3N4对晶圆的应⼒氧化技术：⼲法氧化
Si(固)+O2 à SiO2(固)和湿法氧化Si(固)+2H2O à SiO2(固)+2H2。⼲法氧化通常⽤来形成，栅极⼆氧化硅膜，要求薄，界⾯能级和固定电荷密度低的薄膜。⼲法氧化成膜速度慢于湿法。湿法氧化通常⽤来形成作为器件隔离⽤的⽐较厚的⼆氧化硅膜。当SiO2膜较薄时，膜厚与时间成正⽐。SiO2膜变厚时，
膜厚与时间的平⽅根成正⽐。因⽽，要形成较厚SiO2膜，需要较长的氧化时间。SiO2膜形成的速度取决于经扩散穿过SiO2膜到达硅表⾯的O2及OH基等氧化剂的数量的多少。湿法氧化时，因在于OH基SiO2膜中的扩散系数⽐O2的⼤。氧化反应，Si 表⾯向深层移动，距离为SiO2膜厚的0.44倍。因此，不同厚度的SiO2膜，去除后的Si表⾯的深度也不同。SiO2膜为透明，通过光⼲涉来估计膜的厚度。这种⼲涉⾊的周期约为200nm，如果预告知道是⼏次⼲涉，就能正确估计。对其他的透明薄膜，如知道其折射率，也可⽤公式计算出
(dSiO2)/(dox)=(nox)/(nSiO2)。SiO2膜很薄时，看不到⼲涉⾊，但可利⽤Si的疏⽔性和SiO2的亲⽔性来判断SiO2膜是否存在。也可⽤⼲涉膜计或椭圆仪等测出。SiO2和Si界⾯能级密度和固定电荷密度可由MOS⼆极管的电容特性求得。(100)⾯的Si的界⾯能级密度最低，约为10E+10--10E+11/cm ?2.eV-1 数量级。(100)⾯时，氧化膜中固定电荷较多，固定电荷密度的⼤⼩成为左右阈值的主要因素。
热CVD(HotCVD)/(thermalCVD)
  此⽅法⽣产性⾼，梯状敷层性佳(不管多凹凸不平，深孔中的表⾯亦产⽣反应，及⽓体可到达表⾯⽽附着薄膜)等，故⽤途极⼴。膜⽣成原理，例如由挥发性⾦属卤化物(MX)及⾦属有机化合物(MR)等在⾼温中⽓相化学反应(热分解，氢还原、氧化、替换反应等)在基板上形成氮化物、氧化物、碳化物、硅化物、硼化物、⾼熔点⾦属、⾦属、半导体等薄膜⽅法。因只在⾼温下反应故⽤途被限制，但由于其
可⽤领域中，则可得致密⾼纯度物质膜，且附着强度极强，若⽤⼼控制，则可得薄膜即可轻易制得触须(短纤维)等，故其应⽤范围极⼴。热CVD法也可分
成常压和低压。低压CVD适⽤于同时进⾏多⽚基⽚的处理，压⼒⼀般控制在0.25-2.0Torr之间。作为栅电极的多晶硅通常利⽤HCVD法将SiH4或Si2H。⽓体热分解（约650oC）淀积⽽成。采⽤选择氧化进⾏器件隔离时所使⽤的氮化硅薄膜也是⽤低压CVD法，利⽤氨和SiH4 或Si2H6反应⾯⽣成的，作为层间绝缘的SiO2薄膜是⽤SiH4和O2在400--4500oC的温度下形成SiH4+O2-SiO2+2H2或是⽤Si(OC2H5)4(TEOS:tetra ethoxy silanc)和O2在750oC左右的⾼温下反应⽣成的，后者即采⽤TEOS形成的SiO2膜具有台阶侧⾯部被覆性能好的优点。前者，在淀积的同时导⼊PH3 ⽓体，就形成磷硅玻璃（ PSG： phosphor silicate glass）再导⼊B2H6⽓体就形成BPSG(borro ? phosphor silicate glass)膜。这两种薄膜材料，⾼温下的流动性好，⼴泛⽤来作为表⾯平坦性好的层间绝缘膜。
deposition热处理
  在涂敷光刻胶之前，将洗净的基⽚表⾯涂上附着性增强剂或将基⽚放在惰性⽓体中进⾏热处理。这样处理是为了增加光刻胶与基⽚间的粘附能⼒，防⽌显影时光刻胶图形的脱落以及防⽌湿法腐蚀时产⽣侧⾯腐蚀(sideetching)。光刻胶的涂敷是⽤转速和旋转时间可⾃由设定的甩胶机来进⾏的。⾸先、⽤真空吸引法将基⽚吸在甩胶机的吸盘上，把具有⼀定粘度的光刻胶滴在基⽚的表⾯，然后以设定的转
速和时间甩胶。由于离⼼⼒的作⽤，光刻胶在基⽚表⾯均匀地展开，多余的光刻胶被甩掉，获得⼀定厚度的光刻胶膜，光刻胶的膜厚是由光刻胶的粘度和甩胶的转速来控制。所谓光刻胶，是对光、电⼦束或X线等敏感，具有在显影液中溶解性的性质，同时具有耐腐蚀性的材料。⼀般说来，正型胶的分辩率⾼，⽽负型胶具有感光度以及和下层的粘接性能好等特点。光刻⼯艺精细图形(分辩率，清晰度)，以及与其他层的图形有多⾼的位置吻合精度(套刻精度)来决定，因此有良好的光刻胶，还要有好的曝光系统。
去除氮化硅
  此处⽤⼲法氧化法将氮化硅去除
离⼦注⼊
  离⼦布植将硼离⼦ (B+3) 透过 SiO2 膜注⼊衬底，形成P型阱离⼦注⼊法是利⽤电场加速杂质离⼦，将其注⼊硅衬底中的⽅法。离⼦注⼊法的特点是可以精密
地控制扩散法难以得到的低浓度杂质分布。MOS电路制造中，器件
隔离⼯序中防⽌寄⽣沟道⽤的沟道截断，调整阀值电压⽤的沟道掺
杂， CMOS的阱形成及源漏区的形成，要采⽤离⼦注⼊法来掺杂。
离⼦注⼊法通常是将欲掺⼊半导体中的
杂质在离⼦源中离⼦化，然后将通过质量分析磁极后选定了离⼦进⾏加速，注⼊基⽚中。
退⽕处理
  去除光刻胶放⾼温炉中进⾏退⽕处理以消除晶圆中晶格缺陷和内应⼒，以恢复晶格的完整性。使植⼊的掺杂原⼦扩散到替代位置，产⽣电特性。
去除氮化硅层
  ⽤热磷酸去除氮化硅层，掺杂磷 (P+5) 离⼦，形成 N 型阱，并使原先的SiO2 膜厚度增加，达到阻⽌下⼀步中n 型杂质注⼊P 型阱中。
去除SIO2层
  退⽕处理，然后⽤ HF 去除 SiO2 层。
⼲法氧化法
  ⼲法氧化法⽣成⼀层SiO2 层，然后LPCVD 沉积⼀层氮化硅。此时P 阱的表⾯因SiO2 层的⽣长与刻
蚀已低于N 阱的表⾯⽔平⾯。这⾥的SiO2 层和氮化硅的作⽤与前⾯⼀样。接下来的步骤是为了隔离区和栅极与晶⾯之间的隔离层。
光刻技术和离⼦刻蚀技术
  利⽤光刻技术和离⼦刻蚀技术，保留下栅隔离层上⾯的氮化硅层。
湿法氧化
  ⽣长未有氮化硅保护的 SiO2 层，形成 PN 之间的隔离区。
⽣成SIO2薄膜
  热磷酸去除氮化硅，然后⽤ HF 溶液去除栅隔离层位置的 SiO2 ，并重新⽣成品质更好的SiO2 薄膜 , 作为栅极氧化层。
氧化
  LPCVD 沉积多晶硅层，然后涂敷光阻进⾏光刻，以及等离⼦蚀刻技术，栅极结构，并氧化⽣成 SiO2 保护层。
形成源漏极
  表⾯涂敷光阻，去除 P 阱区的光阻，注⼊砷 (As) 离⼦，形成 NMOS 的源漏极。⽤同样的⽅法，在 N 阱区，注⼊ B 离⼦形成 PMOS 的源漏极。
沉积
  利⽤ PECVD 沉积⼀层⽆掺杂氧化层，保护元件，并进⾏退⽕处理。
沉积掺杂硼磷的氧化层
  含有硼磷杂质的SiO2 层，有较低的熔点，硼磷氧化层(BPSG) 加热到800 oC 时会软化并有流动特性，可使晶圆表⾯初级平坦化。
深处理
  溅镀第⼀层⾦属利⽤光刻技术留出⾦属接触洞，溅镀钛+ 氮化钛+ 铝+ 氮化钛等多层⾦属膜。离⼦刻蚀出布线结构，并⽤PECVD 在上⾯沉积⼀层SiO2 介电质。并⽤SOG (spin on glass) 使表⾯平坦，加热去除SOG 中的溶剂。然后再沉积⼀层介电质，为沉积第⼆层⾦属作准备。
  （1）薄膜的沉积⽅法根据其⽤途的不同⽽不同，厚度通常⼩于 1um 。有绝缘膜、半导体薄膜、⾦属薄膜等各种各样的薄膜。薄膜的沉积法主要有利⽤化学反应的CVD(chemical vapor deposition) 法以及物理现象的PVD(physical vapor deposition) 法两⼤类。CVD 法有外延⽣
长法、HCVD ， PECVD 等。PVD 有溅射法和真空蒸发法。⼀般⽽⾔， PVD 温度低，没有毒⽓问题； CVD 温度⾼，需达到1000 oC 以上将⽓体解离，来产⽣化学作⽤。PVD 沉积到材料表⾯的附着⼒较CVD 差⼀些， PVD 适⽤于在光电产业，⽽半导体制程中的⾦属导电膜⼤多使⽤PVD 来沉积，⽽其他绝缘膜则⼤多数采⽤要求较严谨的CVD 技术。以PVD 被覆硬质薄膜具有⾼强度，耐腐蚀等特点。
  （2）真空蒸发法（ Evaporation Deposition ）采⽤电阻加热或感应加热或者电⼦束等加热法将原料蒸发淀积到基⽚上的⼀种常⽤的成膜⽅法。蒸发原料的分⼦（或原⼦）的平均⾃由程长（ 10 -4 Pa 以下，达⼏⼗⽶），所以在真空中⼏乎不与其他分⼦碰撞可直接到达基⽚。到达基⽚的原料分⼦不具有表⾯移动的能量，⽴即凝结在基⽚的表⾯，所以，在具有台阶的表⾯上以真空蒸发法淀积薄膜时，⼀般，表⾯被覆性（覆盖程度）是不理想的。但若可将Crambo真空抽⾄超⾼真空（ <10 – 8 torr ），并且控制电流，使得欲镀物以⼀颗⼀颗原⼦蒸镀上去即成所谓分⼦束磊晶⽣长（ MBE ： Molecular Beam Epitaxy ）。
  （3）溅镀（ Sputtering Deposition ）所谓溅射是⽤⾼速粒⼦（如氩离⼦等）撞击固体表⾯，将固体表⾯的原⼦撞击出来，利⽤这⼀现象来形成薄膜的技术即让
等离⼦体中的离⼦加速，撞击原料靶材，将撞击出的靶材原⼦淀积
到对⾯的基⽚表⾯形成薄膜。溅射法与真空蒸发法相⽐有以下的特点：台阶部分的被覆性好，可形成⼤⾯积的均质薄膜，形成的薄膜，可获得和化合物靶材同⼀成分的薄膜，可获得绝缘薄膜和⾼熔点材料的薄膜，形成的薄膜和下层材料具有良好的密接性能。因⽽，电极和布线⽤的铝合⾦（ Al-Si, Al-Si-Cu ）等都是利⽤溅射法形成的。最常⽤的溅射法在平⾏平板电极间接上⾼频（ 13.56MHz ）电源，使氩⽓（压⼒为1Pa ）离⼦化，在靶材溅射出来的原⼦淀积到放到另⼀侧电极上的基⽚上。为提⾼成膜速度，通常利⽤磁场来增加离⼦的密度，这种装置称为磁控溅射装置（ magnetron sputter apparatus ），以⾼电压将通⼊惰性氩体游离，再藉由阴极电
场加速吸引带正电的离⼦，撞击在阴极处的靶材，将欲镀物打出后沉积在基板上。⼀般均加磁场⽅式增加电⼦的游离路径，可增加⽓体的解离率，若靶材为⾦属，则使⽤DC 电场即可，若为⾮⾦属则因靶材表⾯累积正电荷，导致往后的正离⼦与之相斥⽽⽆法继续吸引正离⼦，所以改为RF 电场（因场的振荡频率变化太快，使正离⼦跟不上变化，⽽让RF-in 的地⽅呈现阴极效应）即可解决问题。
光刻技术定出 VIA 孔洞
  沉积第⼆层⾦属，并刻蚀出连线结构。然后，⽤ PECVD 法氧化层和氮化硅保护层。光刻和离⼦刻蚀
  定出 PAD 位置。
最后进⾏退⽕处理
  以保证整个 Chip 的完整和连线的连接性。
8⼨晶圆显微镜检测系统
  8⼨晶圆显微镜检测系统通过机械⼿将晶圆从⽚盒取出放在真空吸附托盘上，通过⿏标或操作按键改变晶圆的转向以初步检查。显微镜平台可进⾏精密检测，能够观察晶圆微观的颗粒，划伤，污染等情况。这种机械⼿采⽤了直线型真空吸附结构，灵活可靠，显微镜平台能够提供40-1000倍的观察效果。它还可以提供多种灵活多变的晶圆检测模式，包含以下检测内容：晶圆ID 、晶圆notch 的⽅向、晶圆旋转⾓度及速度、晶圆微观的晶格等，并能够实现连续监控。
晶圆企业前沿
台积电Q4晶圆产能增加
  对于计算机产品⽽⾔，芯⽚可以说是其精髓所在，毕竟芯⽚的等级也就决定了产品的性能表现以及功耗、发热量等额外因素，作为芯⽚的前⾝，晶圆的品质和制程就成为消费者以及⼚商所共同关⼼的，2009年9⽉，
台积电传出消息，将会在此后⼏个⽉⾥对40/45nm （40/45纳⽶）制程的300mm 晶圆产品进⾏增产。
  在此之前的预测中，业内普遍分析认为第四季度的芯⽚销量将会有3%左右的下降，但是台积电对40/45nm 制程300mm 晶圆产品
的增产决定依然没有受到影响，在2009年的剩余时间⾥，台积电的
40/45nm 制程300mm 晶圆产品平均⽉产量将可能达到40000⽚，提升幅度达到了三分之⼀。Intel 、三星、台积电2012年投产450mm 晶圆
  2008年5⽉6 ⽇，Intel 宣布与三星、台积电达成合作协议，在2012年投产450mm 芯⽚晶圆，预计会⾸先⽤于切割22nm ⼯艺处理器，⽽这种处理器会在2011年底发布——当然⾸批还是采⽤300mm 晶圆。
  晶圆尺⼨的更新换代⼀般都需要⼗年左右，⽐如200mm 晶圆是1991年诞⽣的，截⾄2008年，⼴泛使⽤的300mm 晶圆则是Intel 在2001年引⼊的，并⾸先⽤于130nm ⼯艺处理器。事实上，仍有些半导体
企业仍未完成从200mm 向300mm 的过渡，⽽Intel 此番准备升级450mm 必然会让半导体产业的芯⽚制造经济得到进⼀步发展。
  450mm 晶圆⽆论是硅⽚⾯积还是切割芯⽚数都是300mm 的两倍多，因此每颗芯⽚的单位成本都会⼤⼤降低。另外，⼤尺⼨晶圆还会提⾼能源、⽔等资源的利⽤效率，减少对环境污染、温室效应全球变暖、⽔资源短缺的影响。
4004的50mm 晶圆和Core 2 Duo 的300mm 晶圆
  当然，投资更⼤尺⼨的晶圆是需要巨额投资的，⼀般来说年收⼊低于100亿美元的企业都⽆⼒承担。Intel虽然不存在这⽅⾯的困扰，但也没有单⼲，⽽是采取了和其他业界⼚商合作的做法，以“帮忙降低风险和转换成本”。
  Intel、三星和台积电计划“与整个半导体产业合作，确保所有必需的部件、基础设施、⽣产能⼒都能在2012年完成开发和测试，并投⼊试验性⽣产”。
  在北京的2009年春季IDF上，Intel再次谈到了代号Larrabee的独⽴显卡产品，⽽且由⾼级副总裁兼数字企业事业部总经理帕特·基⾟格(Pat Gelsinger)第⼀次公开展⽰了相关晶圆。虽然看不清晶圆细节，但依稀可以辨别Larrabee核⼼相当巨⼤，颇有些65nm GT200的架势，估计能达到600平⽅毫⽶左右(6
5nm GT200是576平⽅毫⽶)。不过很遗憾，基⾟格只是给了⼤家惊鸿⼀瞥的机会，并说Larrabee将于2009年底或2010年初发布，没有提及实际⽣产⼯艺和规格参数。⾄于有关Larrabee的技术细节，诸如编程模式之类的，相信除⾮专业研究不会感兴趣的。
⾮洲的晶圆级封装
  没错，就是在⾮洲。NemotekTechnologie正在其位于摩洛哥拉巴特科技园
（Morocco’sRabatTechnopolisPark）的先进的⼯⼚设施⾥，制造晶圆级光学器件和封装。
　当你想到晶圆级光学器件和封装制造时，第⼀反应不太可能是⾮洲。但是位于摩洛哥⾸都拉巴特（Rabat）的NemotekTechnologie正在努⼒改变这个事实。
  就在这家初创公司（Nemotek）的资⾦状况捉襟见肘的时候，他们获得了来⾃摩洛哥的⼀家投资公司CaissedeDépôtetdeGestion(CDG)的⼤⼒⽀持，迄今投资额达4000万美元之多。他们的⽬标是什么呢？在摩洛哥建⽴⼀个⾼科技制造的市场新领域。Nemotek去年创⽴，专注于设计和制造客制化的晶圆级摄像头，应⽤于诸如⼿机、PC、安防摄像头和其他⼿持设备中。
  最近，Nemotek公司10,000m2先进的制造和封装⼯⼚设施的第⼀部分已经获得资格认证，并计划于今年晚些时候开始发货晶圆级镜头和摄像头。初始产能将为每年发货⼤约17,000⽚晶圆，但是Nemote
k期望到2012年每年的产能能跃升⾄150,000⽚晶圆。据Nemotek公司的CEOJackyPerdrigeat介绍，Nemotek正从Tessera(SanJose)公司获得两项晶圆级技术的许可，覆盖晶圆级摄像头的封装和光学部分。
天极⽹⼤作，⽼⽂章了
⽂/⼋戒《破译“魔咒” 详解摩尔定律》
前⾔：
  ⽬前，摩尔定律已经到了不惑之年，甚⾄⽐英特尔的年龄还要⼤6岁。40年来，它所倡导的“更快、更⼩、更便宜”的理念，使整个IT业变成了另⼀个“奥林匹克”竞技场。英特尔当然也就成为了⽆冕之王。但是，形势已经明确⽆误地告诉我们：摩尔定律正在成为英特尔，乃⾄整个半导体产业的“第⼀符咒”。
  今天，就让我们来见识⼀下这个“符咒”……
⼀、摩尔定律的起源
  在计算机领域有⼀个⼈所共知的“摩尔定律”，它是英特尔公司创始⼈之⼀⼽登.摩尔(Gordon Moore)于1965年在总结存储器芯⽚的增长规律时(据说当时在准备⼀个讲演)所使⽤的⼀份⼿稿。
  “摩尔定律”通常是引⽤那些消息灵通⼈⼠的话来说就是：“在每⼀平⽅英⼨硅晶圆上的晶体管数量每个12⽉番⼀番。”下⾯是摩尔在1965年的报纸上所引⽤的图：

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。